-
公开(公告)号：FR3113976A1
公开(公告)日：2022-03-11
申请号：FR2009060
申请日：2020-09-07
Applicant: ST MICROELECTRONICS ROUSSET
Inventor： MURILLO LAURENT
IPC: G11C11/00 , G11C11/34 , G11C11/40 , G11C11/407 , G11C11/409 , G11C11/412 , G11C11/418 , G11C11/419
Abstract: Mémoire de type mémoire morte électriquement programmable et effaçable, et procédé d’écriture. La mémoire est formée dans et sur un substrat semi-conducteur (SUB) et comprend une pluralité de cellules-mémoires (CELL1 à CELL8) organisées dans un plan-mémoire(PM) arrangé matriciellement en rangées (RW0, RW1) et en colonnes (COL0, COL1, COL2, COL3) de cellules-mémoires (CELL1 à CELL8), chaque cellule-mémoire (CELL) comprenant un transistor d’état (TE) comprenant une région de source (TEs), une région de drain (TEd), une fenêtre d’injection (INJT) située du côté du drain (TEd), une grille de commande (CG) et une grille flottante (FG), et un transistor d’isolation (TI) ayant une région de source (TIs), une région de drain (TId) et une grille (CGI), la région de drain (TId) du transistor d'isolation (TI) et la région de source (TEs) du transistor d'état (TE) étant communes. Figure pour l’abrégé : Fig. 2
-
公开(公告)号：FR3113777A1
公开(公告)日：2022-03-04
申请号：FR2008675
申请日：2020-08-25
Applicant: ST MICROELECTRONICS ROUSSET
Inventor： DEMANGE NICOLAS , BORREL NICOLAS , FORT JIMMY
Abstract: Alimentation de circuit électronique La présente description concerne un dispositif d'alimentation de circuit électronique, configuré pour : faire passer, dans un premier conducteur (251) connecté à un nœud (150), un premier courant (I1') image d'un deuxième courant (I2) consommé par le circuit électronique ; faire passer un troisième courant (I3) dans un deuxième conducteur connecté audit nœud, une première branche d'un miroir de courant (174) faisant passer le troisième courant ; faire passer un quatrième courant (I4) constant dans un troisième conducteur connecté audit nœud ; consommer un cinquième courant (I5) image du troisième courant ; et réguler un potentiel dudit nœud (150) en agissant sur un potentiel de grille d'un transistor (T210) électriquement en série avec une deuxième branche du miroir de courant. Figure pour l'abrégé : Fig. 2
-
公开(公告)号：FR3107129B1
公开(公告)日：2022-02-18
申请号：FR2001298
申请日：2020-02-10
Inventor： BEYLY LAURENT , RICHARD OLIVIER , OKU KENICHI
Abstract: Dispositif et méthode de détection d’un contact tactile La présente description concerne un procédé de détection d’un contact tactile par un détecteur comprenant : une première étape (52, 54) de comparaison d’une tension à un premier seuil de tension ; et une deuxième étape (56, 58) de comparaison de la tension à un deuxième seuil de tension, la deuxième étape étant mise en œuvre si le premier seuil de tension est atteint en une durée inférieure à un premier seuil de durée (D1), le deuxième seuil de tension étant supérieur au premier seuil de tension. Figure pour l'abrégé : Fig. 3
-
44.发明专利
公开(公告)号：FR3106946B1
公开(公告)日：2022-01-07
申请号：FR2000993
申请日：2020-01-31
Applicant: ST MICROELECTRONICS ROUSSET
Inventor： GAMET ARNAUD , LE FEVRE PHILIPPE
IPC: H03L1/00
Abstract: Un aspect de l’invention concerne un microcontrôleur comprenant : - au moins une paire de cellules d’entrée/sortie configurées pour pouvoir être connectée à un premier résonateur externe, - un premier oscillateur et un deuxième oscillateur, et dans lequel au moins une paire, dite paire partagée, parmi ladite au moins une paire de cellules d’entrée/sortie est également configurée pour pouvoir être connectée à un deuxième résonateur externe, le microcontrôleur comprenant en outre un circuit de commutation entre ladite paire partagée de cellules d’entrée/sortie et les premier et deuxième oscillateurs, le circuit de commutation étant configuré pour pouvoir connecter soit le premier oscillateur soit le deuxième oscillateur à la paire de cellules d’entrée/sortie. Figure pour l’abrégé : Figure 1
-
公开(公告)号：FR3112018A1
公开(公告)日：2021-12-31
申请号：FR2006890
申请日：2020-06-30
Applicant: ST MICROELECTRONICS ROUSSET
Inventor： BOIVIN PHILIPPE
Abstract: Isolation de cellules mémoire à changement de phase La présente description concerne un dispositif mémoire comprenant des cellules mémoire (12) à changement de phase, les parois latérales de chaque cellule étant recouvertes d'une première couche d'isolement électrique (24) et d'au moins un premier (28, 29) matériau d'isolement thermique, et un procédé de fabrication d’un tel dispositif. Figure pour l'abrégé : Fig. 1A
-
Patent Agency Ranking
公开(公告)号：FR3112009A1
公开(公告)日：2021-12-31
申请号：FR2006903
申请日：2020-06-30
Inventor： CLOSS JULIEN , DELORME JEAN-MICHEL , FAUVARQUE DANIEL , FOLLIOT LAURENT , LEGRAIN GUILLAUME
IPC: G06T1/60 , H04N19/587
Abstract: Procédé de conversion d’une image numérique initiale en une image numérique convertie, puce électronique, système et produit programme d’ordinateur, l’image numérique initiale étant constituée d’un ensemble de pixels, les pixels étant associés respectivement à des couleurs, l’image numérique initiale étant acquise par un dispositif d’acquisition, l’image numérique convertie étant utilisable par un réseau de neurones, le procédé comprenant les étapes suivantes, redimensionnement de l’image numérique initiale pour obtenir une image numérique intermédiaire, le redimensionnement étant réalisé par la réduction d’un nombre de pixels de l’image initiale, modification d’un format d’un des pixels de l’image numérique intermédiaire pour obtenir l’image numérique convertie, la modification étant réalisée par augmentation d’un nombre de bits utilisés pour représenter la couleur du pixel. Le redimensionnement est réalisé préalablement à la modification. Figure pour l’abrégé : Fig. 5
-
公开(公告)号：FR3112004A1
公开(公告)日：2021-12-31
申请号：FR2006815
申请日：2020-06-29
Applicant: ST MICROELECTRONICS ROUSSET
Inventor： CHAMPEIX CLEMENT , DUMONT MATHIEU , BORREL NICOLAS , LISART MATHIEU
IPC: G06F21/75 , G01R19/165
Abstract: Détection d'une impulsion électromagnétique La présente description concerne un circuit intégré comprenant un premier dispositif (1) de détection d'une impulsion électromagnétique comportant : une première antenne boucle (ANT1) réalisée dans une structure d'interconnexion (IT) du circuit intégré, une première extrémité (100) de la première antenne (ANT1) étant connectée à un premier noeud (102) d'application d'un potentiel d'alimentation (Vdd) et une deuxième extrémité (104) de l'antenne (ANT1) étant reliée à un deuxième noeud (106) d'application du potentiel d'alimentation (Vdd) ; et un premier circuit (DET1) connecté à la deuxième extrémité (104) de la première antenne (ANT1) et configuré pour fournir un premier signal (sens1) représentatif d'une comparaison d'un premier courant (iloop1) dans la première antenne (ANT1) avec un premier seuil. Figure pour l'abrégé : Fig. 1
-
公开(公告)号：FR3111440A1
公开(公告)日：2021-12-17
申请号：FR2006277
申请日：2020-06-16
Applicant: ST MICROELECTRONICS ROUSSET
Inventor： REYMOND GUILLAUME , SARNO THOMAS
Abstract: Protection d'un algorithme de chiffrement La présente description concerne un procédé de mise en oeuvre, par un dispositif électronique, d'un algorithme de chiffrement symétrique par rondes de données comportant les étapes mettant en oeuvre : - des opérations de masquage et de démasquage (1011, 1024) de données de façon matérielle ; - des opérations linéaires (1021, 1025) appliquées aux données de façon logicielle ; et - des opérations non linéaires (1023) de façon logicielle ou de façon matérielle. Figure pour l'abrégé : Fig. 3
-
公开(公告)号：FR3095560B1
公开(公告)日：2021-12-03
申请号：FR1904484
申请日：2019-04-26
Applicant: ST MICROELECTRONICS ROUSSET
Inventor： FROIDEVAUX NICOLAS , LOPEZ LAURENT
IPC: H02H7/20 , H03K19/0944
Abstract: Association de transistors en série La présente description concerne un dispositif comportant, en série (71) : un premier transistor (73) ; un deuxième transistor (75), connecté au premier transistor (71) ; et un troisième transistor (77), connecté au deuxième transistor (75), ledit troisième transistor (77) étant commandé par un signal numérique. Figure pour l'abrégé : Fig. 5
-
公开(公告)号：FR3102580B1
公开(公告)日：2021-10-22
申请号：FR1911833
申请日：2019-10-23
Applicant: ST MICROELECTRONICS ROUSSET
Inventor： FORT JIMMY
Abstract: Régulateur de tension La présente description concerne un dispositif comprenant : un premier transistor (110) connecté entre un premier noeud (128) et une borne de sortie (106) reliée à un premier rail (100) ; une première source de courant (112) connectée entre le premier noeud (128) et un deuxième rail ; et un premier circuit (124) comprenant : une deuxième source de courant connectée entre le deuxième rail (102) et un deuxième noeud ; un amplificateur opérationnel dont une entrée non inverseuse est configurée pour recevoir un potentiel de consigne (VREF) ; et un deuxième transistor connecté entre le deuxième noeud et une entrée inverseuse de l'amplificateur opérationnel reliée au premier rail (100), une borne de commande du deuxième transistor étant connectée à une sortie de l'amplificateur opérationnel et à une borne de commande du premier transistor (110). Figure pour l'abrégé : Fig. 1
-
-
-
-
-
-
-
-
-
Search Results
1103
records
(took 0.022 seconds)
