公开(公告)号：JP2005005654A

公开(公告)日：2005-01-06

申请号：JP2003177807

申请日：2003-06-23

Applicant: Sun Microsyst Inc ,  サン・マイクロシステムズ・インコーポレイテッドSun Microsystems, Inc.

Inventor： TOMSIO NAYON ,  SCHMIDT STEVEN A ,  WHITNEY LINDA S

IPC: H01L21/822 ,  H01L21/82 ,  H01L23/50 ,  H01L23/528 ,  H01L27/04

CPC classification number: H01L23/50 ,  H01L23/528 ,  H01L2924/0002 ,  H01L2924/00

Abstract: PROBLEM TO BE SOLVED: To provide a new method and new apparatus for reducing DC/AC voltage variations in the level of the transistor of an IC chip.
SOLUTION: The new apparatus has a plurality of pairs of power buses and ground buses. Each pair of power bus and ground bus has a power bus and a ground bus. Further, the new apparatus has a first power bus of the first pair of power bus and ground bus of the plurality of pairs of power buses and ground buses. The first power bus has a plurality of power bumps. Also, the new apparatus has a first ground bus of the first pair of power bus and ground bus of the plurality of pairs of power buses and ground buses. The first ground bus has a plurality of ground bumps. The respective power bumps are disposed substantially an equal distance apart from the arbitrary directly adjacent ground bumps to each other of the first ground bus. Also, the respective ground bumps are disposed substantially an equal distance apart from the arbitrary directly adjacent power bumps to each other of the first power bus.
COPYRIGHT: (C)2005,JPO&NCIPI

Abstract translation: 要解决的问题：提供一种用于减小IC芯片的晶体管的电平中的DC / AC电压变化的新方法和新装置。 解决方案：新设备具有多对电力总线和接地总线。 每对电源总线和接地总线都有一个电源总线和一个接地总线。 此外，新设备具有多对电力总线和接地总线的第一对电力总线和接地总线的第一电力总线。 第一电力总线具有多个电源凸块。 此外，新设备具有多对电力总线和接地总线的第一对电力总线和地面总线的第一接地总线。 第一接地总线具有多个接地突起。 相应的功率凸块被设置成与第一接地母线的任意直接相邻的接地凸块大致相等的距离。 此外，相应的接地凸块相对于第一电力母线的任意直接相邻的电力凸块彼此大致等距离设置。 版权所有（C）2005，JPO＆NCIPI

公开(公告)号：JP2004334894A

公开(公告)日：2004-11-25

申请号：JP2004140420

申请日：2004-05-10

Applicant: Sun Microsyst Inc ,  サン・マイクロシステムズ・インコーポレイテッドSun Microsystems, Inc.

Inventor： TUCKER ANDREW G ,  DIK CASPER H

IPC: G06F9/46 ,  G06F3/00 ,  G06F9/48

CPC classification number: G06F21/6281 ,  G06F9/468 ,  G06F21/604 ,  G06F21/6218

Abstract: PROBLEM TO BE SOLVED: To provide a fine-grained privilege in an operating system partition. SOLUTION: This fine-grained privilege in the operating system partition provides a technology for managing activities of processes by using a fine-grained privilege model in an operating system environment partitioned into a global zone and one or more non-global zones when a process is separated from a process executed in association with another non-global zone under control of a single operating kernel instance. COPYRIGHT: (C)2005,JPO&NCIPI

公开(公告)号：JP2004334893A

公开(公告)日：2004-11-25

申请号：JP2004140417

申请日：2004-05-10

Applicant: Sun Microsyst Inc ,  サン・マイクロシステムズ・インコーポレイテッドSun Microsystems, Inc.

Inventor： TUCKER ANDREW G

IPC: G06F12/14 ,  G06F3/00 ,  G06F9/46 ,  G06F9/54 ,  G06F13/00 ,  G06F21/00

CPC classification number: G06F9/54 ,  G06F21/53

Abstract: PROBLEM TO BE SOLVED: To provide a interprocess communication in an operating system partition. SOLUTION: In this method controlling interprocess communication in a single kernel instance operating system partitioned into a global zone and one or more non-global zones, a non-global zone for separating a process from a process in another non-global zone in a global operating system environment controlled by a single kernel instance is established. In compliance with a first request, a communication object having a unique identifier matching the non-global zone of the process making the first request. In compliance with a second request, if it is determined that the process making the second request is associated with the non-global zone having a unique identifier matching that of the communication object, communication is started by using the communication object to the process making the second request. COPYRIGHT: (C)2005,JPO&NCIPI

公开(公告)号：JP2004288162A

公开(公告)日：2004-10-14

申请号：JP2003419367

申请日：2003-12-17

Applicant: Sun Microsyst Inc ,  サン マイクロシステムズ インコーポレイテッドSun Microsystems,Inc.

Inventor： SHAYLOR NICHOLAS

IPC: G06F9/46 ,  G06F9/48

CPC classification number: G06F9/4856 ,  G06F9/4881

Abstract: PROBLEM TO BE SOLVED: To easily confirm and correct the error caused by timing, while independently executing a plurality of threads of a multi-threaded process (preempting to each other). SOLUTION: This is a method of executing the thread. This method includes a step for indicating that the thread can be preemptied, or the thread cannot be preemptied. COPYRIGHT: (C)2005,JPO&NCIPI

公开(公告)号：JP3575496B2

公开(公告)日：2004-10-13

申请号：JP22897794

申请日：1994-08-31

Applicant: サン・マイクロシステムズ・インコーポレイテッドSun Microsystems, Inc.

Inventor： エドモンド・ケリー ,  シン・コン ,  ロッバート・クメリック

IPC: G06F7/00 ,  G06F5/00 ,  G06F7/76 ,  G06F9/30 ,  G06F9/302 ,  G06F9/34 ,  G06F9/355 ,  G11C8/00

CPC classification number: G06F9/30014 ,  G06F5/00 ,  G06F9/30109 ,  G06F9/30112 ,  G06F9/30138 ,  G06F9/342 ,  G11C8/00

公开(公告)号：JP2004528613A

公开(公告)日：2004-09-16

申请号：JP2002530965

申请日：2001-09-26

Applicant: サン・マイクロシステムズ・インコーポレイテッドSun Microsystems, Inc.

Inventor： セクレオフ，マイケル ,  ボールドウィン，ウィリアム・エム ,  ミロフ，ラッセル・エヌ ,  ヤング，マーク・エス

IPC: G06F12/08 ,  G06F1/04 ,  G06F1/08 ,  G06F1/20 ,  G06F1/32 ,  G06F12/00

CPC classification number: G06F1/324 ,  G06F1/08 ,  G06F1/206 ,  G06F1/3203 ,  Y02D10/126 ,  Y02D10/16 ,  Y02D50/20

Abstract: 電気的に一緒に結合され、互いに通信する第１および第２の構成要素での第１クロック周波数信号と第２クロック周波数信号の間の推移を制御する方法が提供される。 この方法には、第１構成要素と第２構成要素の間での通信を停止させるフリーズ信号のアサートが含まれる。 その後、フリーズ確認信号が、第１構成要素および第２構成要素から受け取られ、それらの間の通信が停止したことが示される。 変更信号が、第１構成要素および第２構成要素に渡されて、これらの構成要素に、第１クロック周波数信号と第２クロック周波数信号の間で切り替えさせる。

公开(公告)号：JP2004123234A

公开(公告)日：2004-04-22

申请号：JP2003329849

申请日：2003-09-22

Applicant: Sun Microsyst Inc ,  サン・マイクロシステムズ・インコーポレイテッドSun Microsystems, Inc.

Inventor： KIM DAVID KWANG JAE

IPC: B65D85/86 ,  F16B19/00 ,  H01L23/32 ,  H05K7/10

CPC classification number: H05K7/1084

Abstract: PROBLEM TO BE SOLVED: To provide a device where the pins of an integrated circuit (IC) are not bent while the IC is being moved or is being handled. SOLUTION: The integrated circuit carrier socket is a device provided with IC 1 having a plurality of contact pins and a carrier socket constituted to house the IC 1. The carrier socket prevents the pins of the IC from being bent. Further, the carrier socket straightens bent pins before the IC is disposed in the carrier socket. COPYRIGHT: (C)2004,JPO

Abstract translation: 要解决的问题：为了提供集成电路（IC）的引脚在IC正在移动或正在被处理时不弯曲的装置。 集成电路载体插座是具有IC1的器件，IC1具有多个接触引脚和构造成容纳IC 1的承载插座。承载插座防止IC的引脚弯曲。 此外，载体插座在将IC设置在承载插座中之前使弯曲的引脚拉直。 版权所有（C）2004，JPO

公开(公告)号：JP2004503869A

公开(公告)日：2004-02-05

申请号：JP2002511179

申请日：2001-06-06

Applicant: サン・マイクロシステムズ・インコーポレイテッドSun Microsystems, Inc.

Inventor： プランマー・クリストファー ,  フレスコ・ネディム ,  ロング・ディーン・アール．・イー．

IPC: G06F12/00 ,  G06F9/46 ,  G06F12/02

CPC classification number: G06F12/0253 ,  Y10S707/99931 ,  Y10S707/99957

Abstract: 【課題】
【解決手段】仮想マシン環境におけるガーベッジコレクタの効率的な交換を可能にするための方法および装置が開示される。 本発明の一態様では、仮想マシンを有するマルチスレッド仮想マシン環境においてメモリを再利用するためのインタフェースは、仮想マシンに関連付けられた第１のモジュールと、第１のモジュールから分離されているが第１のモジュールと調和する第２のモジュールと、を含む。 第１のモジュールは、仮想マシン環境においてガーベッジコレクションプロセスを開始するための第１のルーチンと、仮想マシン環境に関連付けられたルートを走査するための第２のルーチンと、仮想マシン環境に関連付けられたオブジェクトへのルートを追跡するための第３のルーチンと、を含む。 第２のモジュールは、仮想マシン環境においてヒープを初期化するための第４のルーチンと、仮想マシン環境においてオブジェクトを割り当てるための第５のルーチンと、ガーベッジコレクションプロセスを実施するための第６のルーチンと、を含む。 一実施形態では、第２のモジュールは、ガーベッジコレクションプロセスのために読み出しおよび書き込みのバリアを提供するための第７のルーチンも含む。
【選択図】図１Ａ

公开(公告)号：JP2004501515A

公开(公告)日：2004-01-15

申请号：JP2002504192

申请日：2001-06-14

Applicant: サン・マイクロシステムズ・インコーポレイテッドSun Microsystems, Inc.

Inventor： ノヴァック，イスタヴァン

IPC: H01G4/38 ,  G06F17/50 ,  H03H7/48 ,  H05K1/02 ,  H05K3/00

CPC classification number: G06F17/5045 ,  H05K1/0231 ,  H05K3/0005 ,  H05K2201/09309 ,  H05K2201/10446 ,  H05K2201/10636 ,  Y02P70/611

Abstract: 平面導体間に複数のバイパス・コンデンサを電気的に結合することによって電力分配構造の平行な平面導体間で所望の電気インピーダンス値を達成するためのいくつかの方法が提示されている。 この方法は、シミュレーション結果に基づくバイパス・コンデンサ選択基準を含む。 方法の１つによって生成される例示電力分配構造は、誘電体層によって離隔された一対の平行な平面導体と、平面導体間に電気的に結合されたｎ個のディスクリート電気コンデンサとを含み、ここでｎ≧２である。 ｎ個のコンデンサは、実質的に同じ静電容量Ｃと、取付抵抗Ｒ
ｍ と、取付インダクタンスＬ
ｍ とを有する。 電力分配構造は、コンデンサの取付共振周波数ｆ
ｍ−ｒｅｓ で電気インピーダンスＺを達成する。 ｎ個のコンデンサそれぞれの取付抵抗Ｒ
ｍ が、実質的に（ｎ×Ｚ）に等しい。 ｎ個のコンデンサそれぞれの取付インダクタンスＬ
ｍ が（０．２×ｎ×μ
０ ×ｈ）以下であり、ここでμ
０ は自由空間の透磁率であり、ｈは平面導体間の距離である。 各コンデンサの取付抵抗Ｒ
ｍ は、コンデンサの等価直列抵抗（ＥＳＲ）と、平面導体間のコンデンサに結合する全ての導体の電気抵抗との和である。 各コンデンサの取付インダクタンスＬ
ｍ は、平面導体間のコンデンサの結合から得られる電気インダクタンスである。 取付共振周波数ｆ
ｍ−ｒｅｓ は、静電容量Ｃと、取付インダクタンスＬ
ｍ とから得られる。

公开(公告)号：JP2003218859A

公开(公告)日：2003-07-31

申请号：JP2002367156

申请日：2002-12-18

Applicant: SUN MICROSYSTEMS INC

Inventor： RENAUD BENJAMIN J ,  PAMPUCH JOHN C ,  HODGES WILSHER AVRIL E

IPC: H04L9/32 ,  G06F1/00 ,  G06F21/00 ,  G09C1/00

Abstract: PROBLEM TO BE SOLVED: To provide a method, an apparatus, and a product that can more efficiently guarantee and verify authenticity in a data file to be transferred over a network. SOLUTION: In a method for verifying authenticity in data, at least one data file having an identifier, and a signature file with an electronic signature and the identifier of the data file is provided. The electronic signature is verified by a computer system, and the identifier in the data file is compared with that of the signature file by using a computer system. The identifier of the data file has at least one of certification authentication, site certification, the identifier of a software distributor, and a site name, and there is the setting of a security level regarding at least one of the certification authentication, site certification, identifier of software distributed, and site name in the verification of the authenticity in the data. COPYRIGHT: (C)2003,JPO