적층형 유전체 필터
    41.
    发明公开
    적층형 유전체 필터 有权
    层压电介质滤波器

    公开(公告)号:KR1020060106180A

    公开(公告)日:2006-10-12

    申请号:KR1020050028648

    申请日:2005-04-06

    CPC classification number: H01P1/20345 H01P1/2088 H01P3/18

    Abstract: 본 발명은 바리스터를 내장한 적층형 유전체 필터에 관한 것이다.
    본 발명은, 제1 유전체 시트 상에 형성된 금속성 제1 금속성 그라운드 패턴; 상기 금속성 그라운드 패턴 상에 형성되며 ZnO계 조성물로 이루어진 바리스터 패턴; 및 상기 바리스터 패턴 상에 형성된 적어도 하나의 금속성 캐패시터 패턴으로 이루어진 적층형 캐패시터를 포함하는 적층형 유전체 필터를 제공한다.
    본 발명에 따르면, 바리스터를 필터에 내장함으로써 전기전자 제품의 경량화, 소형화를 구현할 수 있다.
    EMI, 노이즈, 적층형, 유전체 필터, 바리스터, ZnO

    절연코팅층을 갖는 반도성 칩 소자 및 그 제조방법
    42.
    发明公开
    절연코팅층을 갖는 반도성 칩 소자 및 그 제조방법 失效
    具有绝缘涂层的半导体芯片器件及其制造方法

    公开(公告)号:KR1020060091168A

    公开(公告)日:2006-08-18

    申请号:KR1020050012050

    申请日:2005-02-14

    Abstract: 절연코팅층을 갖는 반도성 칩 소자 및 그 제조방법이 제공된다.
    본 발명은, 그 표면이 절연특성이 요구되는 다결정체 반도성 칩; 상기 반도성 칩의 양 단부에 형성된 외부전극; 및 상기 반도성 칩의 표면에 형성된, 실란커플링제에 글래스분말이 용착되어 이루어진 절연코팅층;을 포함하는 반도성 칩 소자와,
    그 표면이 절연특성이 요구되는 다결정체 반도성 칩을 마련한후 이를 에칭하는 공정; 상기 에칭된 반도성 칩을 실란 커플링용액에 침지한후, 그 칩 표면에 부착된 용액중 수분을 제거하는 공정; 상기 수분이 제거된 반도성 칩 표면에 글래스 분말을 부착한후 1차 열처리하는 공정; 및 상기 1차 열처리된 반도성 칩에 외부전극을 형성한후 2차 열처리함으로써 그 칩 표면에 절연코팅층을 형성하는 공정;을 포함하는 절연코팅층을 갖는 반도성 칩 소자의 제조방법에 관한 것이다.
    절연코팅층, 바리스터, 실란카플링제, 글래스분말

    Y5V 특성이 우수한 적층칩 세라믹캐패시터용유전체조성물의 제조방법
    43.
    发明授权
    Y5V 특성이 우수한 적층칩 세라믹캐패시터용유전체조성물의 제조방법 失效
    一种用于制备Y5V型多层陶瓷片状电容器的电介质组合物的方法

    公开(公告)号:KR100568287B1

    公开(公告)日:2006-04-05

    申请号:KR1020030095173

    申请日:2003-12-23

    Abstract: Y5V특성이 우수한 적층칩 세라믹캐패시터용 유전체조성물의 제조방법이 제공된다.
    본 발명은, BaCO
    3 ,CaCO
    3 ,TiO
    2 및 ZrO
    2 로 조성된 원료분말을 통상의 조건으로 혼합,하소한후 분쇄하여, (Ba
    x Ca
    1-x )
    M (Ti
    y Zr
    1-y )O
    3 로 조성되고 0.99≤x≤1, 0.8≤y≤0.894, 1.000≤M≤1.003을 만족하는 BCTZ분말을 제조하는 공정; 및 후속하는 배치공정에서 상기와 같이 제조된 BCTZ 분말에 대한 중량%로, BaCO
    3 :0.01~0.5%, CaCO
    3 :0.01~0.025%, 및 V
    2 O
    5 , Ta
    2 O
    5 , Nb
    2 O
    5 중 선택된 1종 이상을 0.5%이하로 추가로 혼합함을 특징으로 하는 F특성이 우수한 MLCC용 유전체 조성물의 제조방법에 관한 것이다.
    BCTZ, 배치공정, 첨가제, 유전체 조성물

    적층형 커패시터
    45.
    发明授权

    公开(公告)号:KR102212642B1

    公开(公告)日:2021-02-08

    申请号:KR1020180080199

    申请日:2018-07-10

    Abstract: 본발명은, 바디에서내부전극이노출되는면에외부전극의도전성수지층이배치되고, 상기도전성수지층의도전성연결부및 상기내부전극과접촉되는금속간화합물을포함하며, 상기도전성연결부는, 상기복수의금속입자와상기제2 전극층에접촉됨으로써, 적층세라믹커패시터의 ESR(등가직렬저항: Equivalent Series Resistance)를저감시키고, 휨강도및 신뢰성을향상시킬수 있는적층형커패시터를제공한다.

Patent Agency Ranking