광고를 제공하는 광고 제공 장치 및 방법
    41.
    发明公开
    광고를 제공하는 광고 제공 장치 및 방법 审中-实审
    提供广告的设备和方法

    公开(公告)号:KR1020130069479A

    公开(公告)日:2013-06-26

    申请号:KR1020120145992

    申请日:2012-12-14

    Abstract: PURPOSE: An advertisement providing device and a method thereof are provided to offer advertisements by recognizing motions without controlling a portable terminal. CONSTITUTION: A transmission and reception unit(130) transmits data for targeting audio data to an advertisement server. The transmission and reception unit receives advertisement information corresponding to the audio data and the data for the targeting from the advertisement server. An output unit outputs the received advertisement information. A control unit(160) controls the audio processing unit to record the advertisement audio signal. The control unit controls the transmission and reception unit in order to transmit the recorded audio data to the data for the targeting to the advertisement server. [Reference numerals] (110) User input unit; (120) Audio processing unit; (130) Transmission and reception uit; (140) Motion recognition unit; (150) Storage unit; (152) DB manager; (154) Audio data DB; (156) User information DB; (160) Control unit; (170) Display unit

    Abstract translation: 目的:提供一种广告提供装置及其方法,通过在不控制便携式终端的情况下识别动作来提供广告。 构成:发送接收单元(130)向广告服务器发送针对音频数据的数据。 发送和接收单元从广告服务器接收与音频数据相对应的广告信息和用于定位的数据。 输出单元输出接收到的广告信息。 控制单元(160)控制音频处理单元记录广告音频信号。 控制单元控制发送和接收单元,以将记录的音频数据传送到广告服务器的用于定位的数据。 (附图标记)(110)用户输入单元; (120)音频处理单元; (130)传送和接收uit; (140)运动识别单元; (150)存储单元; (152)DB经理; (154)音频数据DB; (156)用户信息DB; (160)控制单元; (170)显示单元

    드라이버, 이를 포함하는 디스플레이 장치 및 데이터가동시에 전송될 때 발생되는 노이즈를 감소시키기 위한 방법
    42.
    发明授权
    드라이버, 이를 포함하는 디스플레이 장치 및 데이터가동시에 전송될 때 발생되는 노이즈를 감소시키기 위한 방법 失效
    驱动器,具有该驱动器的显示装置,以及用于减少当数据被传输时产生的噪声的方法

    公开(公告)号:KR100829778B1

    公开(公告)日:2008-05-16

    申请号:KR1020070024954

    申请日:2007-03-14

    Inventor: 박동욱

    CPC classification number: G09G3/20 G09G2310/08 G09G2330/06

    Abstract: A driver, a display device having the same, and a method for reducing a noise are provided to decrease the noise, which is generated when data are concurrently transmitted, by distributing the data to be transmitted at a time. Plural data output units(720a~720h) output data based on a clock signal. A multi-phase clock generator(710) receives a master clock signal and generates plural clocks corresponding to the number of the data output units with different phases within the duration of the input master clock signal. The multi-phase clock generator provides the clocks to the respective data output units as clock signals, based on a delta value which represents a difference in data output timings of the data output units.

    Abstract translation: 提供了一种驱动器,具有该驱动器的显示装置和一种降低噪声的方法,以通过分发一次要发送的数据来减少同时发送数据时产生的噪声。 多个数据输出单元(720a〜720h)根据时钟信号输出数据。 多相时钟发生器(710)在输入主时钟信号的持续时间内接收主时钟信号并产生与具有不同相位的数据输出单元的数量相对应的多个时钟。 多相时钟发生器基于表示数据输出单元的数据输出定时的差的增量值,将相应的数据输出单元的时钟作为时钟信号提供。

    전류 모드 버스 인터페이스 시스템과 이를 위한 모드 전환방법 및 모드 제어신호 발생회로
    43.
    发明授权
    전류 모드 버스 인터페이스 시스템과 이를 위한 모드 전환방법 및 모드 제어신호 발생회로 失效
    电流模式总线接口系统和模式切换方法及其模式控制信号产生电路

    公开(公告)号:KR100599217B1

    公开(公告)日:2006-07-12

    申请号:KR1020050019050

    申请日:2005-03-08

    Inventor: 박동욱

    Abstract: 전류 모드 버스 인터페이스 시스템은 전류 모드 호스트 인터페이스 장치에서 기준 전류, 클록 전류 및 데이터 전류를 송신하고, 전류 모드 클라이언트 인터페이스 장치에서 기준 전류, 클록 전류 및 데이터 전류를 수신한다. 전류 모드 버스 인터페이스 시스템은 클라이언트에서 호스트로의 역방향 데이터 전송도 가능하다. 전류 모드 버스 인터페이스 시스템의 모드 전환방법은 호스트가 송신전류들을 차단하고, 클라이언트가 송신전류의 차단을 감지함으로써 정상모드에서 서스펜드 모드로 전환한다. 서스펜드 모드에서 정상모드로의 전환은 호스트 또는 클라이언트의 웨이크업 리퀘스트에 의하여 수행된다.

    Abstract translation: 电流模式总线接口系统传输当前模式主机接口设备中的参考电流,时钟电流和数据电流,并接收当前模式客户端接口设备中的参考电流,时钟电流和数据电流。 当前模式总线接口系统还允许从客户端到主机的反向数据传输。 当前模式总线接口系统的模式切换方法通过主机阻塞传输电流而从正常模式切换到挂起模式,并且客户端感测到传输电流的中断。 从挂起模式到正常模式的转换由主机或客户机的唤醒请求执行。

    기판 잡음 최소화를 위한 오픈 드레인 드라이버 및 그전류 구동방법
    44.
    发明授权
    기판 잡음 최소화를 위한 오픈 드레인 드라이버 및 그전류 구동방법 失效
    开漏驱动器可以最大限度地减少衬底噪声及其目前的驱动方法

    公开(公告)号:KR100551474B1

    公开(公告)日:2006-02-14

    申请号:KR1020040056676

    申请日:2004-07-21

    Inventor: 박동욱

    CPC classification number: H03K19/0013 H03K19/018521

    Abstract: 기판 잡음 최소화를 위한 오픈 드레인 드라이버 및 전류 구동방법이 개시되어 있다. 오픈 드레인 드라이버는 전류원, 풀다운 스위치부, 및 풀업 스위치부를 포함한다. 풀업 스위치부는 풀다운 스위치부와 반대로 스위칭을 함에 있어, 풀다운 스위치부보다 온 되는 속도는 느리고, 오프 되는 속도는 빠르게 동작한다. 전류 구동방법은 전류 공급단계, 풀다운 스위칭 단계, 및 풀업 스위칭 단계를 포함한다. 풀업 스위칭 단계는 풀다운 스위칭 단계의 스위칭 동작보다 온 되는 속도는 느리고, 오프 되는 속도는 빠르게 동작한다. 따라서, 스위칭 동작시 발생하는 쇼트 전류를 방지할 수 있어 기판 잡음을 최소화할 수 있다.

    Abstract translation: 公开了用于最小化衬底噪声的开漏驱动器和当前驱动方法。 开漏驱动器包括电流源,下拉开关部分和上拉开关部分。 当上拉开关单元切换到下拉开关单元时,下拉开关单元接通的速度低于下拉开关单元的速度。 该电流驱动方法包括电流供应步骤,下拉切换步骤和上拉切换步骤。 上拉切换步骤比下拉切换步骤的切换操作慢,并且切断步骤比下拉切换步骤的切换操作更快。 因此,可以防止在开关操作中产生的短路电流并且使衬底噪声最小化。

    이동통신 시스템에서 고속 순방향 패킷 데이터 수신을위한 디인터리빙 수행 방법 및 장치
    45.
    发明公开
    이동통신 시스템에서 고속 순방향 패킷 데이터 수신을위한 디인터리빙 수행 방법 및 장치 失效
    用于在移动通信系统中进行快速分组数据接收的去交织的方法和设备

    公开(公告)号:KR1020060005880A

    公开(公告)日:2006-01-18

    申请号:KR1020040054871

    申请日:2004-07-14

    CPC classification number: H04L1/0071 H03M13/27 H04B2201/70722 H04L27/28

    Abstract: 본 발명은 이동통신 시스템에서 고속 순방향 패킷 데이터 수신을 위한 디인터리빙 수행 방법 및 장치로서, 복조 입력버퍼에 순차적으로 저장된 수신 데이터를 디인터리빙을 수행할 수 있는 읽기주소들에 따라 읽어내는 과정과, 상기 읽어낸 데이터를 복조하여 심볼들로 변환하고 상기 심볼들 각각을 재배열하는 과정과, 상기 재배열된 심볼들을 2개의 디인터리빙 버퍼들에 저장한 후 순차적으로 읽어내어 출력하는 과정을 이용하는 것으로, 물리 채널 1개 전체의 데이터를 저장하여 디인터리빙을 수행하지 않고, 복조기 입력버퍼의 데이터를 열단위로 읽어내어 디인터리빙을 수행하므로, 종래의 기술에서 사용한 1920x8의 메모리를 120x8 메모리 2개로 대체하여 필요한 메모리 용량을 약 1/8로 줄일 수 있고, 또한 2개의 메모리를 이용하여 읽기와 쓰기를 동시에 진행함으로써 복호시간을 줄일 수 있는 효과가 있다.
    HSDPA, 복조 입력버퍼, 복조기, 성상 재배열기, 디인터리버, 역수집버퍼

    Abstract translation: 本发明和的过程中在移动通信系统中执行解交织的方法和装置用于高速前向分组数据的接收,读取顺序地接收按照能够进行解交织的读出地址存储在解调输入缓冲器中的数据, 解码读取的数据,将读取的数据转换为符号,重新排列每个符号,并将重新排列的符号存储在两个解交织缓冲器中,顺序读取和输出数据, 通过存储的所有数据一个信道不进行去交错的,它通过柱解交织,以取代在120x8存储器2中的现有技术的开放式电路中使用存储器1920x8所需的存储器读出解调器的输入缓冲器的列的数据 容量可以减少到大约1/8,并且可以使用两个存储器同时读取和写入 解码时间可以缩短。

    고속 패킷 전송 시스템에서 디레이트 매칭 방법 및 그 장치
    46.
    发明公开
    고속 패킷 전송 시스템에서 디레이트 매칭 방법 및 그 장치 失效
    用于高速下行链路分组访问中的数据匹配的方法和装置

    公开(公告)号:KR1020050087892A

    公开(公告)日:2005-09-01

    申请号:KR1020040013590

    申请日:2004-02-27

    Abstract: 본 발명은 고속 패킷 전송 시스템(HSDPA)의 기지국에서 레이트 매칭(rate matching)되어 송출된 순방향 패킷 데이터를 이동 단말에서 수신하여 디레이트 매칭하는 방법 및 그 장치에 대한 것으로서, 그 기술적 구성은 고속 패킷 전송 시스템의 소정 송신단에서 레이트 매칭된 패킷을 수신하여 디레이트 매칭하는 장치에 있어서, 상기 수신 패킷을 일시 저장하기 위한 수집 버퍼와, 상기 수집 버퍼로부터 출력된 수신 패킷을 미리 정해진 소정 메모리 주소 정보에 따라 저장하는 결합 버퍼와, 상기 송신단에서 송출되는 소정 HARQ 파라미터가 포함된 고속 공용 채널 정보를 디코딩하고 상기 수집 버퍼와 상기 결합 버퍼 사이의 디레이트 매칭 동작을 전반적으로 제어하는 제어부와, 상기 디코딩된 HARQ 파라미터를 근거로 상기 레이트 매칭 시 천공된 비트의 위치 정� �가 포함된 상기 메모리 주소 정보를 생성하는 주소 생성부와, 상기 메모리 주소 정보를 저장하는 주소 버퍼와, 상기 제어부의 제어 하에 상기 디레이트 매칭의 수행 전에 상기 천공된 비트의 메모리 주소를 포함하여 상기 결합 버퍼의 메모리 주소에 저장된 적어도 하나의 데이터를 초기화하는 제로 삽입부를 포함하여 구성됨을 특징으로 한다.
    따라서 본 발명에 의하면, 고속 패킷 전송 시스템에서 추가적인 버퍼를 사용하거나 전송 클럭을 높이지 않고도 수신단에서 수신된 패킷의 디레이트 매칭 시간을 대폭 단축시킬 수 있는 디레이트 매칭 방법 및 그 장치를 제공할 수 있다.

    고속 순방향 패킷 접속 방식을 사용하는 통신 시스템에서비트 재정렬을 수행하는 장치 및 방법
    47.
    发明公开
    고속 순방향 패킷 접속 방식을 사용하는 통신 시스템에서비트 재정렬을 수행하는 장치 및 방법 有权
    使用高速下行链路分组访问方案进行采集的装置的装置及其方法

    公开(公告)号:KR1020050047646A

    公开(公告)日:2005-05-23

    申请号:KR1020030081393

    申请日:2003-11-18

    CPC classification number: H04L1/0068 H04L1/0071 H04L1/1812

    Abstract: 본 발명은 고속 순방향 패킷 접속 방식을 사용하는 통신시스템에 관한 것으로, 특히, 복합 재전송 방식에 따라 비트 재정렬을 수행하는 장치 및 방법에 관한 것이다.
    이러한 본원 발명은 수신된 비트열에 대응하여 4비트당 하나의 열을 증가시키고 현재 열의 위치를 나타내는 열 카운터와, 상기 열카운터의 출력값과 시스테매틱 비트가 할당된 행의 수를 나타내는 파라미터와 상기 시스테매틱 비트가 할당된 열을 수를 나타내는 파라미터를 이용하여 현재 열의 상태 정보를 출력하는 상태 검출기와, 상기 상태 검출기의 출력되는 상태 정보에 따라 쓰기 동작을 수행하기 위한 쓰기 주소를 생성하고, 읽기 동작을 수행하기 위한 읽기 주소를 생성하는 주소 발생기를 포함함을 특징으로 한다.

    비터비 복호기의 가산비교선택 연산 장치 및 방법
    48.
    发明公开
    비터비 복호기의 가산비교선택 연산 장치 및 방법 失效
    用于操作VITERBI解码器的添加选择的装置

    公开(公告)号:KR1020040043058A

    公开(公告)日:2004-05-22

    申请号:KR1020020071061

    申请日:2002-11-15

    Inventor: 박동욱 배도현

    CPC classification number: H03M13/4107 H03M13/6502

    Abstract: PURPOSE: An apparatus for operating an add compare select of Viterbi decoder is provided to reduce the memory area by reducing the number of gate in the memory. CONSTITUTION: An apparatus for operating an add compare select of Viterbi decoder includes at least one memory(812,814), a controller(816) and a plurality of add compare select(ACS) operation blocks(802,804,806). The memories(812,814) store the data calculated at the ACS operation blocks(802,804,806). The controller(816) performs the command to read the data stored at the memory(812,814) in response to the calculated period and to record the ACS operated data by calculating the period of the inputted predetermined clock signal. And, ACS operation blocks(802,804,806) perform the ACS operation for the read data.

    Abstract translation: 目的:提供一种用于操作维特比解码器的添加比较选择的装置,以通过减少存储器中的门数来减少存储区域。 构成:用于操作维特比解码器的添加比较选择的装置包括至少一个存储器(812,814),控制器(816)和多个添加比较选择(ACS)操作块(802,804,806)。 存储器(812,814)存储在ACS操作块(802,804,806)处计算的数据。 控制器(816)响应于所计算的周期执行读取存储在存储器(812,814)中的数据的命令,并且通过计算输入的预定时钟信号的周期来记录ACS操作的数据。 并且,ACS操作块(802,804,806)对读取的数据执行ACS操作。

Patent Agency Ranking