公开(公告)号：KR100630677B1

公开(公告)日：2006-10-02

申请号：KR1020030044543

申请日：2003-07-02

Applicant: 삼성전자주식회사

Inventor： 배근희 ,  강창진 ,  지경구 ,  김명철

IPC: H01L21/3065

CPC classification number: G03F7/40 ,  H01L21/0276 ,  H01L21/31144

Abstract: 포토레지스트 패턴에의 탄소를 함유하는 폴리머(polymer) 생성을 위한 플라즈마 전처리를 포함하는 식각 방법을 제공한다. 본 발명의 일 관점에 의한 식각 방법은 불소 래디컬(radical)을 함유하지 않고 탄소 래디컬을 제공하는 플라즈마를 사용하여 포토레지스트 패턴을 플라즈마 처리한다. 이때, 이러한 플라즈마 처리는 포토레지스트 패턴을 식각 마스크로 사용하는 식각 과정에 앞서 수행된다.

公开(公告)号：KR100585148B1

公开(公告)日：2006-05-30

申请号：KR1020040046555

申请日：2004-06-22

Applicant: 삼성전자주식회사

Inventor： 배근희 ,  지경구 ,  강창진 ,  이철규

IPC: H01L21/027

CPC classification number: H01L21/0331 ,  H01L21/0332 ,  H01L21/76897

Abstract: 실리콘저매늄 희생층을 사용하여 반도체 소자의 미세 패턴을 형성하는 방법 및 이를 이용한 자기정렬 콘택을 형성하는 방법을 제공한다. 본 발명의 일 실시예에 따른 반도체 소자의 자기정렬 콘택 형성방법은 기판 상에 도전성 물질막, 하드 마스크막 및 측벽 스페이서를 포함하는 도전 라인 구조물을 형성하고, 기판의 전면에 적어도 도전 라인 구조물의 높이와 같거나 그 이상의 높이로 실리콘 저매늄(Si
1-X Ge
X ) 희생층을 형성한다. 그리고, 희생층 상에 콘택 홀을 한정하는 포토레지스트 패턴을 형성한 다음, 희생층을 건식 식각함으로써 기판을 노출시키는 콘택 홀을 형성한다. 그리고, 폴리 실리콘을 사용하여 콘택 홀을 매립하는 다수의 콘택을 형성한 다음에 잔류하는 희생층을 습식 식각한 다음, 그 영역에 실리콘 산화물을 채워서 제1 층간 절연층을 형성한다.
반도체, 미세 패턴, 희생층, 실리콘 저매늄, SAC

公开(公告)号：KR1020040090503A

公开(公告)日：2004-10-26

申请号：KR1020030024238

申请日：2003-04-17

Applicant: 삼성전자주식회사

Inventor： 전정식 ,  지경구 ,  이철규 ,  김명철 ,  배근희

IPC: H01L21/28

Abstract: PURPOSE: A semiconductor device with a self-aligned contact is provided to remove a gate spacer in forming a pad contact hole and broaden the exposed area of an active region by making the gate spacer formed of a silicon oxide layer having the same as or similar etch selectivity of an interlayer dielectric. CONSTITUTION: A semiconductor substrate(10) is prepared. A plurality of parallel gate patterns in which a gate electrode(18) and a mask pattern(20) are stacked are formed on the semiconductor substrate. A gate spacer(22) is formed on the sidewall of the gate pattern. The first interlayer dielectric is formed on the semiconductor substrate having the gate pattern and the gate spacer. A contact pad(30) penetrates the first interlayer dielectric and the gate spacer and is connected to a predetermined region of the semiconductor substrate between the gate patterns. A contact spacer insulates the contact pad from the gate pattern, formed on the sidewall of the contact pad.

Abstract translation: 目的：提供具有自对准接触的半导体器件，以便在形成焊盘接触孔时移除栅极间隔物，并通过使由具有相同或类似的氧化硅层形成的栅极间隔来扩大有源区的暴露面积 层间电介质的蚀刻选择性。 构成：制备半导体衬底（10）。 在半导体衬底上形成多个平行栅极图案，其中栅电极（18）和掩模图案（20）被堆叠。 栅极间隔物（22）形成在栅极图案的侧壁上。 在具有栅极图案和栅极间隔物的半导体衬底上形成第一层间电介质。 接触焊盘（30）穿过第一层间电介质和栅极间隔物，并且在栅极图案之间连接到半导体衬底的预定区域。 接触间隔件将接触垫与形成在接触垫的侧壁上的栅极图案绝缘。