公开(公告)号：KR1020050028530A

公开(公告)日：2005-03-23

申请号：KR1020030064815

申请日：2003-09-18

Applicant: 삼성전자주식회사

Inventor： 정관욱

IPC: H01L29/786

Abstract: A method for fabricating a display panel of a TFT(thin film transistor) is provided to minimize generation of hillock and form a high quality display panel of TFT by forming a metal layer by a low temperature process. An amorphous silicon layer is formed on an insulation substrate and is crystallized and patterned to form a polycrystalline silicon pattern. A gate insulation layer is formed to cover the polycrystalline silicon pattern. A gate line(121) that overlaps a part of the polycrystalline silicon pattern is formed on the gate insulation layer. High density conductive impurities are doped to a predetermined region of the polycrystalline silicon pattern to form a doped region by using the gate line as a mask. The substrate is heat-treated to activate the impurities in the doped region so that a semiconductor layer(150) having a source region, a drain region and a channel region with no doped region is formed. The first interlayer dielectric is formed to cover the semiconductor layer. A data line(171) with a source electrode connected to the source region and a drain electrode(175) connected to the drain region are formed on the first interlayer dielectric. The second interlayer dielectric is formed on the data line and the drain electrode. A pixel electrode(190) connected to the drain electrode is formed on the second interlayer dielectric. The gate line is formed by a sputtering method at a temperature lower than 150 degrees.

Abstract translation: 提供一种用于制造TFT（薄膜晶体管）的显示面板的方法，以通过低温处理形成金属层来最小化小丘的产生并形成TFT的高质量显示面板。 在绝缘基板上形成非晶硅层，并将其结晶并图案化以形成多晶硅图案。 形成栅极绝缘层以覆盖多晶硅图案。 在栅极绝缘层上形成与多晶硅图案的一部分重叠的栅极线（121）。 通过使用栅极线作为掩模，将高密度导电杂质掺杂到多晶硅图案的预定区域以形成掺杂区域。 对衬底进行热处理以激活掺杂区域中的杂质，从而形成具有源极区，漏极区和没有掺杂区的沟道区的半导体层（150）。 形成第一层间电介质以覆盖半导体层。 在第一层间电介质上形成有连接到源区的源电极的数据线（171）和与漏极区连接的漏电极（175）。 第二层间电介质形成在数据线和漏电极上。 连接到漏电极的像素电极（190）形成在第二层间电介质上。 栅极线通过溅射法在低于150度的温度下形成。

公开(公告)号：KR1020030017875A

公开(公告)日：2003-03-04

申请号：KR1020010050955

申请日：2001-08-23

Applicant: 삼성전자주식회사

Inventor： 최준후 ,  홍완식 ,  정관욱

IPC: H01L29/786

Abstract: PURPOSE: A TFT array panel for x-ray detector and a method for manufacturing same are provided to minimize the amount of leakage current by using a chemical vapor deposition layer. CONSTITUTION: A gate wire(22,24,26) including gate lines(22,24) and a gate electrode(26) is formed on an insulating substrate(10). A gate insulating layer(30) is deposited on the gate wire(22,24,26). A semiconductor layer(40) is formed on the gate insulating layer(30). Data wires(65,66,68) including a data line, a source electrode(65), and a drain electrode(66) are formed on the gate insulating layer(30). A photodiode is formed with a lower electrode(68) formed on a pixel region, an optical conductive layer(70) formed on the lower electrode(68), and an upper electrode(80) formed on the optical conductive layer(70). A chemical vapor deposition layer(90) is formed on the data wires(65,66,68) and the photodiode. A bias wire(104) is formed on the chemical vapor deposition layer(90). The bias wire(104) is connected with the upper electrode(80) through the first contact hole(94).

Abstract translation: 目的：提供一种用于x射线检测器的TFT阵列面板及其制造方法，以通过使用化学气相沉积层来最小化泄漏电流量。 构成：在绝缘基板（10）上形成包括栅极线（22,24）和栅电极（26）的栅极线（22,24,26）。 栅极绝缘层（30）沉积在栅极导线（22,24,26）上。 在栅绝缘层（30）上形成半导体层（40）。 包括数据线，源极（65）和漏电极（66）的数据线（65,66,68）形成在栅极绝缘层（30）上。 光电二极管形成有形成在像素区域上的下电极（68），形成在下电极（68）上的光导体层（70）和形成在导光层（70）上的上电极（80）。 在数据线（65,66,68）和光电二极管上形成化学气相沉积层（90）。 偏置线（104）形成在化学气相沉积层（90）上。 偏置线（104）通过第一接触孔（94）与上电极（80）连接。

公开(公告)号：KR1020030013151A

公开(公告)日：2003-02-14

申请号：KR1020010047489

申请日：2001-08-07

Applicant: 삼성전자주식회사

Inventor： 김보성 ,  정관욱

IPC: G02F1/136

Abstract: PURPOSE: A TFT substrate fabricating method is provided to simultaneously form spacers with contact holes via the patterning of the contact holes with respect to an organic insulating film, thereby removing photoetching steps for forming the spacers. CONSTITUTION: A TFT substrate fabricating method includes the steps of forming gate wires including gate lines and gate electrodes on a substrate, forming a gate insulating film covering the gate wires, forming a semiconductor pattern on the gate insulating film, forming data wires including data lines, and source/drain electrodes on the gate insulating film and the semiconductor pattern, forming an organic insulating film(70) with a protrusion pattern of a first thickness for serving as spacers(71) and contact holes exposing the drain electrodes on the semiconductor pattern, all parts except the protrusion pattern and the contact holes being of a second thickness, and pixel electrodes(82) formed on the organic insulating film to be connected to the drain electrodes(66) via the contact holes.

Abstract translation: 目的：提供TFT基板的制造方法，通过相对于有机绝缘膜的接触孔图形化，同时形成具有接触孔的间隔物，从而去除用于形成间隔物的光刻步骤。 构成：TFT基板的制造方法包括以下步骤：在基板上形成栅极线和栅电极的栅极线，形成覆盖栅极线的栅极绝缘膜，在栅极绝缘膜上形成半导体图案，形成包含数据线 ，以及栅极绝缘膜和半导体图案上的源极/漏极，形成具有用作间隔物（71）的第一厚度的突起图案的有机绝缘膜（70）和暴露半导体图案上的漏电极的接触孔 除突起图案和接触孔之外的所有部分都具有第二厚度，以及形成在有机绝缘膜上以经由接触孔连接到漏极电极66的像素电极。

公开(公告)号：KR1020020096615A

公开(公告)日：2002-12-31

申请号：KR1020010035305

申请日：2001-06-21

Applicant: 삼성전자주식회사

Inventor： 최준후 ,  정관욱

IPC: H01L29/868

Abstract: PURPOSE: A method for fabricating a PIN diode is provided to mass-produce the PIN diode by using an ion implant method. CONSTITUTION: An n+ ohmic contact layer(20) is formed on a glass substrate(10). An n+ a-Si layer(30) having thickness of 500 angstrom is formed on the n+ ohmic contact layer(20). An intrinsic a-Si layer(40) having thickness of 1 micro meter is formed on the n+ a-Si layer(30). A p+ a-Si layer(50) having thickness of 500 angstrom is formed on the intrinsic a-Si layer(40). A p+ ohmic contact layer(60) is formed on the p+ a-Si layer(50). A protective layer(70) is formed on the p+ ohmic contact layer(60). The first contact hole(81) and the second contact hole(82) are formed on the protective layer(70). A data pad(91) is connected with the n+ ohmic contact layer(20) through the first contact hole(81). A bias wire(92) is connected with the p+ ohmic contact layer(60) through the contact hole(82).

Abstract translation: 目的：提供一种制造PIN二极管的方法，通过使用离子注入法大量生产PIN二极管。 构成：在玻璃基板（10）上形成n +欧姆接触层（20）。 在n +欧姆接触层（20）上形成厚度为500埃的n + a-Si层（30）。 在n + a-Si层（30）上形成厚度为1微米的固有a-Si层（40）。 在本征a-Si层（40）上形成厚度为500埃的p + a-Si层（50）。 在p + a-Si层（50）上形成p +欧姆接触层（60）。 在p +欧姆接触层（60）上形成保护层（70）。 第一接触孔（81）和第二接触孔（82）形成在保护层（70）上。 数据焊盘（91）通过第一接触孔（81）与n +欧姆接触层（20）连接。 偏置线（92）通过接触孔（82）与p +欧姆接触层（60）连接。

公开(公告)号：KR100992126B1

公开(公告)日：2010-11-04

申请号：KR1020030073146

申请日：2003-10-20

Applicant: 삼성전자주식회사

Inventor： 정관욱

IPC: G02F1/136

Abstract: 본 발명에 따른 박막 트랜지스터 표시판은 절연 기판, 절연 기판 위에 형성되며 제1 도전형 불순물이 고농도로 도핑되어 있는 장벽층, 장벽층 위에 형성되어 있으며 제2 도전형 불순물이 고농도로 도핑되어 있는 소스 영역 및 드레인 영역, 소스 영역과 드레인 영역 사이에 위치하며 불순물이 도핑되지 않은 채널 영역 가지는 반도체층, 반도체층 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있으며 채널 영역과 중첩하는 게이트 전극을 가지는 게이트선, 게이트선 위에 형성되며 각각 소스 영역 및 드레인 영역을 노출하는 제1 및 제2 접촉구를 가지는 제1 층간 절연막, 제1 층간 절연막 위에 형성되며 제1 접촉구를 통해 소스 영역과 연결되는 소스 전극을 가지는 데이터선, 층간 절연막 위에 형성되며 제2 접촉구를 통해 드레인 영역과 연결되는 드레인 전극, 데이터선 및 드레인 전극 위에 형성되며 드레인 전극을 노출하는 제3 접촉구를 가지는 제2 층간 절연막, 제2 층간 절연막 위에 형성되며 드레인 전극과 연결되어 있는 화소 전극을 포함한다.
박막트랜지스터, LDD, 전자 장벽

公开(公告)号：KR100878272B1

公开(公告)日：2009-01-13

申请号：KR1020020043596

申请日：2002-07-24

Applicant: 삼성전자주식회사

Inventor： 정관욱

IPC: H01L29/786

Abstract: 절연 기판의 상부에 다결정 규소의 반도체층을 형성하고, 게이트 절연막을 적층하고, 그 상부에 알루미늄을 포함하는 도전막을 적층한다. 이어, 크롬의 도전막을 적층하고, 사진 식각 공정으로 크롬을 도전막을 식각하여 식각용 마스크를 형성한 다음, 식각용 마스크로 알루미늄의 도전막을 식각하여 게이트 배선을 형성하고 과도 식각용 마스크를 제거한다. 게이트 배선을 도핑 마스크로 사용하여 반도체층에 저농도 도핑 영역을 각각 형성한다. 이어, 게이트 배선의 측면에 스페이서를 형성하고, 스페이서를 도핑 마스크로 사용하여 반도체층에 소스 영역 및 드레인 영역을 형성한다. 이어, 게이트 배선을 덮는 제1 층간 절연막을 형성하고, 게이트 절연막 또는 상기 제1 층간 절연막을 식각하여 소스 및 드레인 영역을 드러내는 접촉 구멍을 각각 형성한다. 이어, 접촉 구멍을 통하여 소스 및 드레인 영역과 각각 연결되는 소스 및 드레인 전극을 포함하는 데이터 배선을 형성하고, 제2 층간 절연막을 적층하고 패터닝하여 드레인 전극을 드러내고 제2 층간 절연막의 상부에 드레인 전극과 연결되는 화소 전극을 형성한다.
저농도도핑영역, 다결정규소, 언더컷, 스페이서

Abstract translation: 在绝缘基板上形成多晶硅半导体层，层叠栅极绝缘膜，在该层叠半导体基板上层叠含有铝的导电膜。 接着，层叠铬导电膜，和图象形成蚀刻铬导电膜是用于蚀刻工艺的蚀刻掩模，然后蚀刻所述铝的导电膜作为蚀刻掩模用于形成栅互连和除去过多的蚀刻掩模。 使用栅极布线作为掺杂掩模在半导体层中形成轻掺杂区域。 接下来，在栅极布线的侧表面上形成间隔物，并且使用间隔物作为掺杂掩模，在半导体层中形成源极区域和漏极区域。 接下来，形成用于覆盖栅极布线的第一层间绝缘膜，并且通过蚀刻栅极绝缘膜或第一层间绝缘膜来形成用于暴露源极区和漏极区的接触孔。 接着，通过接触孔，以形成数据布线包括分别连接到源区和漏区的源极和漏极电极，所述第二层压层间绝缘膜和图案化暴露漏极电极，在层间绝缘膜中的第二上部漏电极和 由此形成要连接的像素电极。

公开(公告)号：KR1020080018606A

公开(公告)日：2008-02-28

申请号：KR1020060080995

申请日：2006-08-25

Applicant: 삼성전자주식회사

Inventor： 김현영 ,  정관욱 ,  나형돈 ,  태승규 ,  김정윤

IPC: G02F1/1335

CPC classification number: G02F1/133553 ,  G02F1/136209 ,  G02F1/136227 ,  G02F1/136286 ,  G02F1/1368

Abstract: A transflective thin film transistor substrate is provided to widen reflective electrodes opposite to each other, having the data lines between the electrodes, to prevent an electric field between the adjacent reflective electrodes, thereby preventing afterimages. Thin film transistors are connected with gate lines and data lines. Pixel electrodes(400) are connected with the thin film transistors, formed on a pixel area. Reflective electrodes(420) are formed at a reflective area included in the pixel area. Interval distances of the pixel electrodes or the reflective electrodes are 3.5mum-6mum. The pixel electrodes or the reflective electrodes are opposite to each other as having the data lines between the electrodes. A light blocking film(330) is formed under the data lines, overlapped with the data lines and having width wider than the data lines.

Abstract translation: 提供透反射薄膜晶体管基板以加宽彼此相对的反射电极，具有电极之间的数据线，以防止相邻反射电极之间的电场，从而防止残影。 薄膜晶体管与栅极线和数据线连接。 像素电极（400）与形成在像素区域上的薄膜晶体管连接。 反射电极（420）形成在像素区域中包括的反射区域。 像素电极或反射电极的间隔距离为3.5mum-6mum。 像素电极或反射电极彼此相对，因为电极之间具有数据线。 在数据线之下形成遮光膜（330），与数据线重叠并且具有比数据线宽的宽度。

公开(公告)号：KR100796756B1

公开(公告)日：2008-01-22

申请号：KR1020010070043

申请日：2001-11-12

Applicant: 삼성전자주식회사

Inventor： 김보성 ,  정관욱 ,  홍완식 ,  김상갑 ,  홍문표

IPC: H01L29/786

CPC classification number: G02F1/13458 ,  G02F1/136227 ,  G02F1/136286 ,  H01L21/76802 ,  H01L21/76804 ,  H01L23/53295 ,  H01L27/12 ,  H01L27/1244 ,  H01L27/1248 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 먼저, 기판 위에 게이트선, 게이트 전극 및 게이트 패드를 포함하는 가로 방향의 게이트 배선을 형성한다. 다음, 게이트 절연막을 형성하고, 그 상부에 반도체층 및 저항 접촉층을 차례로 형성한다. 이어, 도전 물질을 적층하고 패터닝하여 게이트선과 교차하는 데이터선, 소스 전극, 드레인 전극 및 데이터 패드를 포함하는 데이터 배선을 형성한다. 이어, 보호막 및 감광성 유기 절연 물질로 이루어진 유기 절연막을 적층하고 유기 절연막을 노광 및 현상하여 드레인 전극, 게이트 패드 및 데이터 패드 상부의 보호막을 각각 드러내는 접촉 구멍을 형성한다. 이때, 접촉 구멍 둘레의 유기 절연막은 다른 부분보다 얇은 두께로 형성한다. 이어, 유기 절연막을 마스크로 하여 드러난 보호막을 식각하여 드레인 전극, 게이트 패드 및 데이터 패드를 드러낸다. 이어, 애싱 공정을 실시하여 접촉 구멍 둘레의 유기 절연막을 제거하여 접촉 구멍에서 보호막의 경계선을 드러내어 접촉부에서 언더 컷을 제거한다. 이어, ITO 또는 IZO를 적층하고 패터닝하여 드레인 전극, 게이트 패드 및 데이터 패드와 각각 연결되는 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 형성한다.
애싱, 유기절연막, 언더컷, 프로파일

Abstract translation: 首先，在基板上形成包括栅极线，栅极电极和栅极焊盘的横向上的栅极布线。 接下来，形成栅极绝缘膜，并且在栅极绝缘膜上依次形成半导体层和欧姆接触层。 然后，将导电材料堆叠并图案化以形成包括数据线，源极电极，漏极电极和与栅极线交叉的数据焊盘的数据线。 接下来，多层保护膜和由感光有机绝缘材料，以形成接触孔，露出上述有机绝缘膜的有机绝缘层被曝光和分别发展到漏电极，所述栅极焊盘和数据焊盘上的保护膜。 此时，接触孔周围的有机绝缘膜被形成为比其他部分薄。 然后，使用有机绝缘膜作为掩模对暴露的保护膜进行蚀刻以暴露漏电极，栅极焊盘和数据焊盘。 随后，执行灰化处理以去除接触孔周围的有机绝缘膜以暴露接触孔中的保护膜的边界线，由此从接触部分去除底切。 然后，将ITO或IZO堆叠并图案化以分别形成连接到漏电极，栅极焊盘和数据焊盘的像素电极，辅助栅极焊盘和辅助数据焊盘。

公开(公告)号：KR1020070071412A

公开(公告)日：2007-07-04

申请号：KR1020050134815

申请日：2005-12-30

Applicant: 삼성전자주식회사

Inventor： 정관욱 ,  장영진 ,  심승환 ,  김현대

IPC: H05B33/10

CPC classification number: H01L51/56 ,  G09G2320/0214 ,  G09G2320/0257 ,  H01L27/3262 ,  H01L51/5203

Abstract: A method for manufacturing a switching device and a display substrate are provided to improve the generation of vertical afterimages on a display screen by reducing a leakage current by improving on/off driving characteristics of the switching device. A gate electrode is formed on a base substrate. A channel part(122) is formed in correspondence to the gate electrode, and is formed by stacking an active layer(122a) made of an amorphous silicon and an ohmic contact layer(122b) made of an n+ amorphous silicon. A source electrode and a drain electrode separated from the source electrode are formed on the channel part. The active layer corresponding to a separation part of the source electrode and the drain electrode is crystallized.

Abstract translation: 提供了一种制造开关装置和显示基板的方法，通过改善开关装置的导通/截止驱动特性来减少泄漏电流，从而在显示屏幕上产生垂直余像。 栅电极形成在基底基板上。 形成对应于栅电极的通道部分（122），并且通过堆叠由非晶硅制成的有源层（122a）和由n +非晶硅制成的欧姆接触层（122b）形成。 在沟道部分上形成与源电极分离的源电极和漏电极。 对应于源电极和漏电极的分离部分的有源层结晶。

公开(公告)号：KR1020070040017A

公开(公告)日：2007-04-16

申请号：KR1020050095249

申请日：2005-10-11

Applicant: 삼성전자주식회사

Inventor： 정관욱

IPC: H01L29/786

Abstract: 본 발명은 누설전류 특성을 개선시킨 박막 트랜지스터 및 이의 제조방법에 관한 것이다.
본 발명에 따른 박막 트랜지스터 및 이의 제조방법은 기판 위에 액티브층을 형성하는 단계와, 상기 액티브층 상에 적층하여, 상기 액티브층의 측면을 상기 액티브층의 나머지 영역보다 두께가 두껍도록 위치에 따라 두께차를 가지는 다층으로 된 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 위에 게이트 전극을 형성하는 단계와, 상기 게이트 절연막 및 게이트 전극 위에 층간 절연막을 형성하는 단계와, 상기 층간 절연막 위에 소스 전극 및 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.