公开(公告)号：KR101793623B1

公开(公告)日：2017-11-06

申请号：KR1020160160678

申请日：2016-11-29

Applicant: 아주대학교산학협력단

Inventor： 선우명훈 ,  배종현

IPC: H04N19/597 ,  H04N19/147 ,  H04N19/96 ,  H04N19/70

CPC classification number: H04N19/147 ,  H04N19/119 ,  H04N19/172 ,  H04N19/597 ,  H04N19/70 ,  H04N19/96

Abstract: 히스토리기반의 CU 깊이결정방법을제공한다. 본발명의일 실시예에따른히스토리기반의 CU 깊이결정방법은영상의프레임(frame)을구성하는복수의 CTU(coding tree unit) 각각에포함된복수의 CU(coding unit)의깊이를결정하는방법에있어서, 현재프레임의현재CTU와동일한위치인복수의과거프레임의복수의과거CTU 각각을복수의영역으로분할하여, 상기복수의영역별 CU 깊이의정보를포함하는깊이히스토리정보를생성하는단계; 상기깊이히스토리정보에기초하여, 상기현재CTU의상기복수의영역별 CU 깊이에대한복수의깊이후보를결정하는단계; 및상기현재CTU의상기복수의영역각각에대하여, 율-왜곡비용(RD-cost) 연산을통해상기복수의깊이후보중에서최적의 CU 깊이를선별하는단계를포함한다.

公开(公告)号：KR101599336B1

公开(公告)日：2016-03-04

申请号：KR1020140048251

申请日：2014-04-22

Applicant: 아주대학교산학협력단

Inventor： 선우명훈 ,  최병준

IPC: H03M13/11

CPC classification number: H03M13/1131 ,  H03M13/1117 ,  H03M13/6502

Abstract: 저밀도패리티검사코드(LDPC)의복호화방법이개시된다. 본발명의일 실시예에따른저밀도패리티검사코드의복호화방법은복수의체크노드와복수의변수노드에대한초기화과정, 체크노드갱신과정, 변수노드갱신과정, 시험복호화과정및 패리티검사과정을포함하는저밀도패리티검사코드(LDPC)의복호화방법을포함하고, 상기복수의변수노드중에서변수노드갱신이불필요한적어도하나의비활성변수노드를검출하는단계를더 포함한다. 이때, 상기변수노드갱신과정은상기비활성변수노드를제외한활성변수노드들에대해서만상기변수노드갱신을수행하고, 상기체크노드갱신과정은상기비활성변수노드를이용하지않고상기체크노드갱신을수행한다.

公开(公告)号：KR1020150121966A

公开(公告)日：2015-10-30

申请号：KR1020140048251

申请日：2014-04-22

Applicant: 아주대학교산학협력단

Inventor： 선우명훈 ,  최병준

IPC: H03M13/11

CPC classification number: H03M13/1131 ,  H03M13/1117 ,  H03M13/6502

Abstract: 저밀도패리티검사코드(LDPC)의복호화방법이개시된다. 본발명의일 실시예에따른저밀도패리티검사코드의복호화방법은복수의체크노드와복수의변수노드에대한초기화과정, 체크노드갱신과정, 변수노드갱신과정, 시험복호화과정및 패리티검사과정을포함하는저밀도패리티검사코드(LDPC)의복호화방법을포함하고, 상기복수의변수노드중에서변수노드갱신이불필요한적어도하나의비활성변수노드를검출하는단계를더 포함한다. 이때, 상기변수노드갱신과정은상기비활성변수노드를제외한활성변수노드들에대해서만상기변수노드갱신을수행하고, 상기체크노드갱신과정은상기비활성변수노드를이용하지않고상기체크노드갱신을수행한다.

Abstract translation: 公开了一种用于解码低密度奇偶校验（LDPC）码的方法。 根据本发明的实施例的LDPC码的方法包括：用于多个校验节点和多个可变节点的初始化过程，校验节点更新过程，变量节点更新过程，测试解码过程，奇偶校验过程和 另外从变量节点检测不需要更新的至少一个停用变量节点的步骤。 在变量节点更新过程中，只有除去激活的变量节点之外的激活的变量节点执行变量节点更新。 在校验节点更新过程中，不使用去激活的变量节点来执行校验节点更新。

公开(公告)号：KR1020150121893A

公开(公告)日：2015-10-30

申请号：KR1020140048065

申请日：2014-04-22

Applicant: 아주대학교산학협력단

Inventor： 선우명훈 ,  이재학

IPC: H03M13/11

CPC classification number: H03M13/11

Abstract: 본발명의일 실시예에따른비트-직렬방식의복호기는변수노드에서체크노드로전송되는입력값들각각의비트값을최상위비트에서부터최하위비트까지순차적으로비교하는비트값비교부; 상기비트값비교부의비교결과에따라, 상기입력값들각각의비트값의활성화여부를결정하는활성화/비활성화처리부; 상기최상위비트에서부터상기최하위비트사이에서, 상기활성화/비활성화처리부에의해활성화된비트값이하나인임의의제1 비트가최초로발견되는경우, 상기제1 비트에서활성화된비트값을가지는입력값을제1 최소값으로결정하는제1 최소값결정부; 및상기제1 최소값이결정된상기제1 비트에서, 상기활성화/비활성화처리부에의해비활성화된비트값을반전처리하여제2 최소값을결정하는제2 최소값결정부를포함한다.

Abstract translation: 根据本发明的实施例的位串行解调器包括：位值比较单元，其将从可变节点发送到校验节点的输入值从最高层位到最低层位进行比较; 激活/去激活处理单元，其基于比特值比较单元的比较结果来确定是否应该激活输入值的每个比特值; 第一最小值确定单元，如果在最高层之间找到具有由激活/去激活处理单元激活的一个比特值的第一比特，则将第一比特中的激活比特值的输入值确定为第一最小值; 位和最低层位; 以及第二最小值确定单元，其通过反转由已经确定了第一最小值的第一比特中的激活/去激活处理单元去激活的比特值来确定第二最小值。

公开(公告)号：KR101257357B1

公开(公告)日：2013-04-23

申请号：KR1020110082119

申请日：2011-08-18

Applicant: 아주대학교산학협력단

Inventor： 선우명훈 ,  이재학

IPC: H04L27/18

Abstract: 본 발명에 의한 QPSK(Quadrature Phase Shift Keying) 전송 시스템을 위한 반송파 복원 장치 및 그 방법이 개시된다.
본 발명에 따른 QPSK 전송 시스템을 위한 반송파 복원 장치는 수신된 신호에서 데이터에 의해 발생된 위상 정보를 제거하여 상기 위상 정보가 제거된 신호를 출력하는 데이터 의존성 제거 모듈; 상기 위상 정보가 제거된 신호를 일정 개수만큼 누적하여 그 누적된 신호들의 평균값을 출력하는 평균화 모듈; 상기 평균값을 이용하여 상기 수신된 신호의 각도를 측정하는 각도측정 모듈; 및 측정된 상기 각도를 기반으로 상기 수신된 신호의 위상 오차를 추정하는 페이즈 언래핑 모듈을 포함한다.
이를 통해, 본 발명은 하드웨어의 복잡도를 낮출 수 있을 뿐 아니라 동작 속도를 향상시킬 수도 있다.

公开(公告)号：KR101249371B1

公开(公告)日：2013-04-02

申请号：KR1020110037861

申请日：2011-04-22

Applicant: 아주대학교산학협력단

Inventor： 선우명훈 ,  김은지

IPC: H04L27/26

Abstract: 본 발명에 의한 OFDM 시스템을 위한 MRMDC 구조의 고속 푸리에 변환 장치가 개시된다.
본 발명에 따른 Radix-4 버터플라이 연산을 수행하는 제1 스테이지, Radix-8 버터플라이 연산을 수행하는 제2 스테이지와 제3 스테이지를 포함하는 MRMDC 구조의 고속 푸리에 변환 장치는 상기 제1 스테이지에 입력으로 들어온 다수의 데이터 열들을 서로 다른 8개의 데이터 경로로 나누어 출력하는 스위치; 상기 8개의 데이터 경로로부터 입력된 8개의 데이터 열을 기반으로 Radix-4 알고리즘에 따라 버퍼플라이 연산을 수행하는 2개의 Radix-4 버터플라이; 상기 Radix-4 버터플라이로부터의 8개의 데이터 경로 중 인접한 2개의 데이터 경로 사이에 구비되어 상기 2개의 데이터 경로로 입력된 데이터 열 중 어느 하나의 데이터 열을 선택하여 출력하는 멀티플렉서; 상기 멀티플렉서로부터의 4개의 데이터 경로를 포함하는 12개의 데이터 경로 중 10개의 데이터 경로 상에 구비되어 입력된 데이터 열 각각에 서로 다른 트위들 팩터를 곱하여 출력하는 복소 곱셈기; 및 상기 제2 스테이지에서의 버터플라이 연산을 위해 상기 트위들 팩터에 곱해진 데이터 열을 포함하는 12개의 데이터 열을 서로 다른 12개의 데이터 경로로 나누어 출력하는 교환기를 포함한다.
이를 통해, 본 발명은 복소 곱셈기의 수를 줄일 수 있고, 연산 싸이클을 증가시키지 않고 하드웨어 복잡도를 감소시킬 수 있을 뿐 아니라, 버터플라이 연산기와 복소 곱셈기의 수를 모두 줄일 수 있는 효과가 있다.

公开(公告)号：KR1020130019859A

公开(公告)日：2013-02-27

申请号：KR1020110082119

申请日：2011-08-18

Applicant: 아주대학교산학협력단

Inventor： 선우명훈 ,  이재학

IPC: H04L27/18

CPC classification number: H04L27/2275

Abstract: PURPOSE: A carrier wave recovering device for a QPSK(Quadrature Phase Shift Keying) transmission system and a method thereof are provided to remove data dependency using a comparator instead of a multiplier against a QPSK modulation method. CONSTITUTION: A data dependency elimination module(110) removes phase information generated by data from a received signal. The data dependency elimination module outputs the signal from which the phase information is removed. An averaging module(120) accumulates a certain number of the signals so that the average value of the accumulated signals is output. An angle measuring module(130) measures the angle of the received signal using the average value. A phase unwrapping module(140) estimates the phase error of the received signal based on the measured angle. [Reference numerals] (110) Data dependency elimination module; (120) Averaging module; (130) Angle measuring module; (140) Phase unwrapping module

Abstract translation: 目的：提供一种用于QPSK（正交相移键控）传输系统的载波恢复装置及其方法，以使用比较器代替与QPSK调制方法相反的乘法器来消除数据相关性。 构成：数据依赖性消除模块（110）从接收信号中去除由数据产生的相位信息。 数据相关性消除模块输出除去相位信息的信号。 平均模块（120）累积一定数量的信号，以便输出积累的信号的平均值。 角度测量模块（130）使用平均值来测量接收信号的角度。 相位展开模块（140）基于所测量的角度估计接收信号的相位误差。 （附图标记）（110）数据依赖性消除模块; （120）平均模块; （130）角度测量模块; （140）相位展开模块

公开(公告)号：KR1020120023234A

公开(公告)日：2012-03-13

申请号：KR1020100085386

申请日：2010-09-01

Applicant: 아주대학교산학협력단

Inventor： 선우명훈 ,  신왕호

IPC: H04N19/523

CPC classification number: H04N19/523 ,  H04N19/176 ,  H04N19/82

Abstract: PURPOSE: A motion estimation method and apparatus for video encoding is provided to reduce the amount of calculation by preventing the deterioration of a sub pixel motion estimation. CONSTITUTION: A motion estimation apparatus divides a macro block into a plurality of sub blocks through an estimation of integer pixel motion estimation(1110). The motion estimation apparatus unites the sub blocks into one macro block(1130). The motion estimation apparatus performs 1/2 pixel interpolation of the reconfigured pixels(1140). The motion estimation apparatus searches an optimal block in 1/4 pixel unit based on the optimal block search result(1170). The motion estimation apparatus calculates the pixel value of the optimal block and a motion vector(1180).

Abstract translation: 目的：提供一种用于视频编码的运动估计方法和装置，以通过防止子像素运动估计的劣化来减少计算量。 构成：运动估计装置通过整数像素运动估计（1110）的估计将宏块分割成多个子块。 运动估计装置将子块合并成一个宏块（1130）。 运动估计装置对重新配置的像素进行1/2像素插值（1140）。 运动估计装置基于最佳块搜索结果以1/4像素单位搜索最佳块（1170）。 运动估计装置计算最佳块的像素值和运动矢量（1180）。

公开(公告)号：KR100955828B1

公开(公告)日：2010-05-06

申请号：KR1020080018454

申请日：2008-02-28

Applicant: 아주대학교산학협력단

Inventor： 선우명훈 ,  김성대

IPC: H04N19/573 ,  H04N19/43

Abstract: 본 발명은 H.264와 같은 고성능 멀티미디어 코덱에 사용되는 다중 참조 움직임 추정 연산방법에 관한 것으로, 특히 블록 단위 움직임 추정 연산의 최적 선택 지점이 각 블록 중앙에 70% 이상 집중되어 있는 특성을 이용하여 가용한 N개의 참조 프레임 중 현재 블록과 같은 위치에 있는 블록의 중앙 몇 지점을 탐색하여 그 중 최적의 지점을 가지는 1개의 최적 참조 프레임을 선택하는 방법을 제공하고, 시간적으로 연속된 각 영상이 서로 비슷한 움직임을 가지는 특성을 이용하여 참조 프레임 선택에 사용하는 지점의 위치를 이전에 계산된 움직임 벡터를 이용하여 가변화시킴으로써 종래의 움직임 추정 연산방법에 비해 움직임 추정 연산의 연산량과 메모리 접근을 감소시킬 수 있는 참조 프레임 선택을 이용한 고성능 멀티미디어 코덱에 사용되는 다중 참조 움직임 추정 연산방법을 제공한다.
멀티미디어 코덱, 움직임 추정 연산, 참조 프레임 선택

公开(公告)号：KR1020070015789A

公开(公告)日：2007-02-06

申请号：KR1020050070370

申请日：2005-08-01

Applicant: (주)펄서스 테크놀러지 ,  아주대학교산학협력단

Inventor： 선우명훈 ,  오종훈 ,  문종하

IPC: H04N19/42 ,  G10L19/008 ,  H03M7/30

CPC classification number: G10L19/16

Abstract: 본 발명은 다채널 고음질 오디오 시스템에서 오디오 압축 알고리즘으로 사용되는 MPEG-2 AAC(Advanced Audio Coding) 또는 MPEG-4 AAC 알고리즘을 프로그래머블 프로세서에서효율적으로 처리하기 위한 연산회로 및 연산방법에 관한 것이다. 이에 따르면, MPEG-2/4 AAC 알고리즘의 구현시 연산량의 비중을 많이 차지하는 IMDCT 과정을 효율적으로 수행할 수 있을 뿐만 아니라, 종래의 디지털 신호 처리 프로세서의 연산기 구조를 그대로 사용하고, 주소 생성기의 구조와 허프만 복호기 및 비트 처리 구조등을 추가하여 성능을 향상시킬 수 있으므로 프로그래머블 프로세서의 설계 및 변경이 용이하다.
AAC 오디오 디코딩, IMDCT 알고리즘, 오디오 DSP

Abstract translation: 本发明涉及一种多通道的高清晰度音频MPEG-2 AAC（高级音频编码）或MPEG-4 AAC算法在可编程处理器电路和操作方法的系统所使用的音频压缩算法操作的有效处理。 因此，MPEG-2/4 AAC算法的实现，可以实现其中能够执行IMDCT处理的有效占据很多重量的操作量的，和用作常规数字信号处理器的操作，地址生成器的结构和 可以添加霍夫曼解码器和位处理结构来提高性能，使设计和更改可编程处理器变得容易。