-
公开(公告)号：KR100258184B1
公开(公告)日：2000-06-01
申请号：KR1019970072067
申请日：1997-12-22
Applicant: 한국전자통신연구원
IPC: H01R13/629
Abstract: PURPOSE: A test measuring instrument and an assembling member for an integrated circuit socket capable of easily turning on/off an integrated circuit pin is provided to solve problems caused by removing an integrated circuit pin from a connection socket in measuring a system error of an interlocking test of a system board. CONSTITUTION: The first integrated circuit pin maintaining member(1) formed as a rectangular shape has an opening hole(1a) formed at the center portion thereof. Pin connection holes are formed at the both sides of the opening hole(1a), respectively. An incision unit is formed at the both end surfaces of the first integrated circuit pin maintaining member(1). A protrusion unit(1a) is formed at the side end portion of the incision unit. A groove is formed at the bottom surface of the protrusion unit(1a). An external contact point switch is horizontally arrayed at the lower portion of a testing external contact point(4). The second integrated circuit pin maintaining member(2) has a similar structure to the first integrated circuit pin maintaining member(1). However, the number of the pin connection hole, the testing external contact point(4) and the external contact point switch are fewer than those of the member(1) by one piece. The third integrated circuit pin maintaining member(3) has a similar structure to the first integrated circuit pin maintaining member(1). However, the number of the pin connection hole, the testing external contact point(4) and the external contact point switch are fewer than those of the member(2) by one piece.
Abstract translation: 目的：提供一种能够容易地打开/关闭集成电路引脚的集成电路插座的测试测量仪器和组装构件，以解决从连接插座中移除集成电路引脚引起的问题，以测量互锁的系统误差 测试系统板。 构成：形成为矩形形状的第一集成电路引线保持构件（1）在其中央部形成有开口孔（1a）。 分别在开孔（1a）的两侧形成销连接孔。 在第一集成电路引线保持部件（1）的两端面形成切口部。 突出单元（1a）形成在切口单元的侧端部。 在突出部（1a）的下表面形成有槽。 外部接点开关水平排列在测试外部接触点（4）的下部。 第二集成电路引脚保持构件（2）具有与第一集成电路引脚保持构件（1）相似的结构。 但是，针连接孔，测试外部接触点（4）和外部接点开关的数量比构件（1）的数量少一个。 第三集成电路引脚保持构件（3）具有与第一集成电路引脚保持构件（1）相似的结构。 但是，针连接孔的数量，测试外部接点（4）和外部接点开关的数量比构件（2）的数量少一个。
-
公开(公告)号：KR1019970050069A
公开(公告)日：1997-07-29
申请号：KR1019950047066
申请日：1995-12-06
Applicant: 한국전자통신연구원
IPC: G09G5/00
Abstract: 본 발명은 마이크로프로세서를 이용하는 산업용 기기 및 장치의 동작 및 제어를 전면판에 표시하여 인간과 기계의 인터페이스를 용이하게 하는 표시기 제어장치에 관한 것으로서, 그 특징은 마이크로프로세서 버스 인터 페이스에 의한 5×7도트 매트릭스 표시기의 다이나믹 문자표시 제어장치에 있어서, 마이크로프로세서 시스템으로부터 분주된 표시기 클럭신호를 받아 하위 4비트 어드레스와 상위 4비트 어드레스를 만들어 출력하는 카운팅 수단과, 메모리 입력을 위하여 상기 카운팅 수단에 의해 만들어진 하위 4비트 어드레스를 출력하는 제1멀티플렉싱 수단과; 메모리 입력을 위하여 상기 카운팅 수단에 의해 만들어진 상위 4비트 어드레스와 상기 마이크로프로세서 시스템으로부터 하위 8비트 어드레스를 입력받아 멀티플렉싱하여 하위 4비트 어드레스를 출력하는 제1멀티플렉싱 수단과, 메모리 입력을 위하여 상기 카운팅 수단에 의해 만들어진 상위 4비트 어드레스와 상기 마이크로프로세서 시스템으로부터 하위 8비트 어드레스를 입력받아 멀티플렉싱하여 상위 4비트 어드레스를 출력하는 제2멀티플렉싱 수단과, 상기 카운팅 수단으로부터 상위 4비트 어드레스를 입력받아 8비트의 선택신호를 출력하는 어드레스 디코딩 수단과, 인에이블 신호에 따라 상기 마이크로프로세서 시스템으로부터 8비트 데이터를 입력받아 그 데이터를 계속 유지시키면서 출력하는 래치수단 및 상기 인에이블 신호와 쓰기 신호에 라 상기 제1멀티플렉싱 수단에 의해 출력된 상기 상위 4비트 어드레스와 상기 제2멀티플렉싱 수단에 의해 출력된 상기 하위 4비트 어드레스와 상기 래치수단에 의해 출력된 8비트 데이터를 입력받는 기억수단을 포함하는 데에 있으므로, 표시기의 떨림이나 깜빡거림 등을 제거함으로써 눈의 피로를 주지 않는데에 그 효과가 있다.
-
公开(公告)号：KR1019950005662B1
公开(公告)日：1995-05-27
申请号：KR1019920026144
申请日：1992-12-29
Applicant: 한국전자통신연구원
IPC: H04N7/18
Abstract: The method is designed to improve the processing speed and eliminate the fixed point with the measurement window. The method comprises the first steps of: restoring the magnitude and the number of the measurement window according to the LCD display menu; transmitting the interrupt request signal from hardware interrupt port; outputting the window position and magnitude when the interrupt request signal is coming; and displaying the window on the monitor screen.
Abstract translation: 该方法旨在提高处理速度，并通过测量窗口消除固定点。 该方法包括：根据LCD显示菜单恢复测量窗口的大小和数量的第一步骤; 从硬件中断端口发送中断请求信号; 当中断请求信号到来时输出窗口位置和幅值; 并在监视器屏幕上显示窗口。
-
-
-
Patent Agency Ranking
公开(公告)号：KR1019890004951B1
公开(公告)日：1989-12-02
申请号：KR1019870003489
申请日：1987-04-11
Applicant: 한국전자통신연구원
IPC: G01F23/18
Abstract: The circuit utilizing electrode (1) for detecting water level measures capacitance of water. The circuit comprising registors (R1- R3, R5, VR), diodes (D1-D3), transistors (TR1,TR2) and a photo coupler (PC) is turned on at positive half cycle of AC input. A variable registor (VR) is utilized to adjust the reference voltage determined by the type of water.
Abstract translation: 用于检测水位的电路利用电极（1）测量水的电容。 包括注册商（R1- R3，R5，VR），二极管（D1-D3），晶体管（TR1，TR2）和光电耦合器（PC）的电路以交流输入的正半周期导通。 利用可变电阻（VR）来调节由水的类型决定的参考电压。
-
公开(公告)号：KR1020120065187A
公开(公告)日：2012-06-20
申请号：KR1020100126561
申请日：2010-12-10
Applicant: 한국전자통신연구원
CPC classification number: H04N7/20 , H04B2001/305 , H04L27/02 , H04N5/52
Abstract: PURPOSE: Apparatus and method for 1.485Gbps video signal transmission are provided to use the frequency in the range of 240GHz and simplified receiver and transmitter. CONSTITUTION: An apparatus for 1.485Gbps video signal transmission comprises the following: a baseband transmission module(300) converting a video signal into an IF(intermediate frequency) signal; a transmission LO(local oscillator) module(500) outputting an LO(local oscillator) frequency signal; a sub harmonic mixer module(400) producing an ASK(amplitude shift keying) modulated signal using the LO frequency signal and the IF signal.
Abstract translation: 目的：提供用于1.485Gbps视频信号传输的装置和方法，以使用240GHz范围内的频率和简化的接收机和发射机。 构成：用于1.485Gbps视频信号传输的装置包括以下步骤：将视频信号转换为IF（中频）信号的基带传输模块（300） 输出LO（本地振荡器）频率信号的发送LO（本地振荡器）模块（500） 使用LO频率信号和IF信号产生ASK（振幅键控）调制信号的副谐波混频器模块（400）。
-
公开(公告)号：KR1020080051003A
公开(公告)日：2008-06-10
申请号：KR1020070091561
申请日：2007-09-10
Applicant: 한국전자통신연구원
Abstract: A method and an apparatus for recovering a symbol timing using distance accumulation are provided to improve a reception performance of a digital communication device by simply recovering the symbol timing based on accumulated distance values between oversampled data. A symbol timing recovery apparatus includes a folding unit(310), a distance accumulating unit(320), and a timing acknowledging unit(330). The folding unit folds oversampled data in plural symbol periods into one symbol period, so that a distance accumulated value represents a timing error performance. The distance accumulating unit calculates a distance accumulated value between oversampled data and measures a distance in respective timings. The timing acknowledging unit compares the calculated distance accumulated values with each other and detects a timing, when the distance accumulated value is the smallest.
Abstract translation: 提供一种使用距离累加来恢复符号定时的方法和装置，以通过简单地基于过采样数据之间的累积距离值恢复符号定时来提高数字通信设备的接收性能。 符号定时恢复装置包括折叠单元（310），距离累积单元（320）和定时确认单元（330）。 折叠单元将多个符号周期中的过采样数据折叠成一个符号周期，使得距离累积值表示定时误差性能。 距离累积单元计算过采样数据之间的距离累积值并测量各个定时中的距离。 定时确认单元将计算出的距离累计值彼此进行比较，并且当距离累积值最小时检测定时。
-
公开(公告)号：KR100749804B1
公开(公告)日：2007-08-17
申请号：KR1020050121180
申请日：2005-12-09
Applicant: 한국전자통신연구원
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은, 카테시안 피드백 루프를 이용한 초협대역 송신 시스템의 이득 제어 장치에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, CFL(Cartesian Feedback Loop)를 이용한 직접 변환 방식의 초협대역 송신 시스템에서 위상천이기 및 개루프 이득제어용 I/Q 가변 감쇠기를 RF(Radio Frequency) 주파수 영역이 아닌 기저대역 영역에 위치시키고, 송신전력 제어시 DSP(Digital Signal Processor)를 이용하여 개루프의 이득과 폐루프의 감쇠량을 함께 조절함으로써, 송신 출력 주파수에 영향을 받지 않고 위상 및 이득을 조절하고, CFL 루프의 안정성 열화 없이 송신전력을 제어하기 위한, 카테시안 피드백 루프를 이용한 초협대역 송신 시스템의 이득 제어 장치를 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은, 카테시안 피드백 루프를 이용한 송신 시스템의 이득 제어 장치에 있어서, 송신데이터를 처리하여 베이스밴드 송신 I/Q(In phase/Quadrature phase)채널 신호를 출력하고, I/Q 복조 수단에서 복조한 베이스밴드 송신 I/Q채널 신호에 따라 위상천이 수단에서의 위상조절과 I/Q 가변 감쇠 수단 및 상기 I/Q 복조 수단에서의 크기조절을 제어하기 위한 디지털 신호 처리 수단; 송신 수단에서 출력하는 송신 고주파신호를 베이스밴드 송신 I/Q채널 신호로 복조하기 위한 상기 I/Q 복조 수단; 상기 I/Q 복조 수단에서 복조한 베이스밴드 송신 I/Q채널 신호와 상기 디지털 신호 처리 수단에서 출력한 베이스밴드 송신 I/Q채널 신호를 비교하여 왜곡신호를 증폭하기 위한 I/Q 에러 증폭수단; 베이스밴드 영역에서 상기 I/Q 에러 증폭 수단에서 증폭한 왜곡신호의 위상을 반전시키기 위한 상기 위상천이 수단; 베이스밴드 영역에서 상기 위상천이 수단에서 반전시킨 왜곡신호의 크기를 조절하기 위한 상기 I/Q 가변 감쇠 수단; 및 상기 I/Q 가변 감쇠 수단으로부터의 반전 및 크기가 조절된 왜곡신호를 포함하는 베이스밴드 송신 I/Q채널 신호를 송신 고주파신호로 변조하기 위한 상기 송신 수단을 포함함.
4. 발명의 중요한 용도
본 발명은 초협대역 송신 시스템의 이득 제어 등에 이용됨.
카테시안 피드백 루프, 이득 제어, 베이스밴드 영역, I/Q 가변 감쇠기-
公开(公告)号：KR1020070060941A
公开(公告)日：2007-06-13
申请号：KR1020050121180
申请日：2005-12-09
Applicant: 한국전자통신연구원
CPC classification number: H04L27/20 , H04B1/0475 , H04B2001/0408 , H04L27/3427 , H04L27/3863 , H04L2027/0053
Abstract: A gain controlling apparatus of an ultra narrow band transmission system using a CFL(Cartesian Feedback Loop) is provided to control transmission power without deterioration of stability of the CFL and to adjust phase and gain without being affected by transmission output frequency. A gain controlling apparatus of an ultra narrow band transmission system using a CFL includes a digital signal processing device(201), an I/Q(In phase/Quadrature phase) modulating device(21), I/Q error amplifying devices(202,203), a phase shifting device(204), I/Q variable attenuating devices(205,206), and a transmitting device(20). The digital signal processing device(201) outputs a base band transmission I/Q channel signal by processing transmission data, and controls a phase in the phase shifting device(204) according to the base band transmission I/Q channel signal modulated at the I/Q modulating device(21), and a size in the I/Q variable attenuating devices(205,206) and the I/Q modulating device(21). The I/Q modulating device(21) modulates a transmission high frequency signal, output at the transmitting device(20), to the base band transmission I/Q channel signal. The I/Q error amplifying devices(202,203) compare the base band transmission I/Q channel signal modulated at the I/Q modulating device(21) and the base band transmission I/Q channel signal outputted at the digital signal processing device(201), and amplify a distortion signal. The phase shifting device(204) inverts a phase of the distortion signal amplified at a base band area. The I/Q variable attenuating devices(205,206) adjust a size of distortion signal inverted at the phase shifting device(204). The transmitting device(20) modulates the base band transmission I/Q channel signal including the inverted and size-adjusted distortion signal to the transmission high frequency signal.
Abstract translation: 提供使用CFL（笛卡尔反馈回路）的超窄带传输系统的增益控制装置，用于控制传输功率，而不会降低CFL的稳定性，并且在不受传输输出频率影响的情况下调整相位和增益。 使用CFL的超窄带传输系统的增益控制装置包括数字信号处理装置（201），I / Q（同相/正交相位）调制装置（21），I / Q误差放大装置（202,203） ，相移装置（204），I / Q可变衰减装置（205,206）和发送装置（20）。 数字信号处理装置（201）通过处理发送数据来输出基带发送I / Q信道信号，并且根据在I处调制的基带发送I / Q信道信号来控制移相装置（204）中的相位 / Q调制装置（21），以及I / Q可变衰减装置（205,206）和I / Q调制装置（21）的大小。 I / Q调制装置（21）将在发送装置（20）输出的发送高频信号调制为基带发送I / Q信道信号。 I / Q误差放大装置（202,203）将在I / Q调制装置（21）调制的基带发送I / Q信道信号与在数字信号处理装置（201）输出的基带发送I / Q信道信号进行比较 ），并放大失真信号。 相移装置（204）使在基带区域放大的失真信号的相位反相。 I / Q可变衰减装置（205,206）调整在相移装置（204）处反相的失真信号的大小。 发送装置（20）将包括反转大小调整失真信号的基带发送I / Q信道信号调制为发送高频信号。
-
-
-
-
-
-
-
-
-
Search Results
83
records
(took 0.02 seconds)
