公开(公告)号：KR100216550B1

公开(公告)日：1999-09-01

申请号：KR1019970017716

申请日：1997-05-08

Applicant: 한국전자통신연구원

Inventor： 백영식 ,  이상만 ,  강훈

IPC: H04L12/56

CPC classification number: H04L12/437

Abstract: 본 발명은 실시간 절체를 위한 이중 교차 경로에 의한 장애 허용망 구조 및 그 구조를 이용한 패킷 처리 방법에 관한 것으로서, 두 개의 입력으로부터 입력된 동일한 패킷중 하나를 선택하고 하나는 제거한 후 전송시에는 동일한 두 개의 패킷을 송출하도록 하는, 즉 하나의 링크가 하나 건너 뛴 이웃 노드에 연결되도록 하는 중복 송수신(DRDT)-Ⅱ와 , 하나의 링크가 한 단계 다음의 노드로 연결되는 것에 더하여 노드를 구성하는, 즉 다른 D-node의 하나의 링크가 두 단계 건너 뛴 노드에 연결되도록 하는 중복 송수신(DRDT)-Ⅲ를 구성함으로써, 이웃한 노드가 동시에 고장난 경우에도 전체 망에서 그 노드만 제거되고, 나머지 노드는 통신이 가능하므로 망의 신뢰도를 향상시킬 수 있는 효과를 가진다.

公开(公告)号：KR1019990053228A

公开(公告)日：1999-07-15

申请号：KR1019970072829

申请日：1997-12-23

Applicant: 한국전자통신연구원

Inventor： 최길영 ,  최준균 ,  강훈

IPC: H04L12/28

Abstract: 1. 청구 범위에 기재된 발명이 속한 기술분야
본 발명은 비동기전송모드 망에서의 멀티캐스트 연결 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 가상 경로 식별자/가상 채널 식별자 필드를 이용하여 비동기전송모드 계층에서 멀티캐스트 연결을 수행하기 위한 멀티캐스트 연결 방법을 제공하고자 함.
3. 발명의 해결방법의 요지
본 발명은, 멀티캐스트 클라이언트가 멀티캐스트 서버와 통신 채널을 설정한 후에 상기 멀티캐스트 서버에 등록하는 제 1 단계; 상기 멀티캐스트 클라이언트가 상기 멀티캐스트 서버로 멀티캐스트 연결 설정 및 해제 프레임을 송신하면 상기 멀티캐스트 서버가 멀티캐스트 연결 설정 및 해제를 요구하는 프레임을 생성하여 관련된 다수의 멀티캐스트 클라이언트로 전송한 후에 가상 경로 식별자/가상 채널 식별자 연결 테이블을 갱신하는 제 2 단계; 및 상기 멀티캐스트 클라이언트가 상기 멀티캐스트 서버로부터 멀티캐스트 연결 설정 및 연결 해제 프레임을 수신하면 가상 경로 식별자/가상 채널 식별자 연결 테이블을 갱신하는 제 3 단계를 포함한다.
4. 발명의 중요한 용도
본 발명은 비동기전송모드 망에서의 멀티캐스트 연결에 이용됨.

公开(公告)号：KR1019990042170A

公开(公告)日：1999-06-15

申请号：KR1019970062893

申请日：1997-11-25

Applicant: 한국전자통신연구원

Inventor： 최길영 ,  백영식 ,  김성혜 ,  최준균 ,  강훈

IPC: H04L12/28

Abstract: 본 발명은 비동기 전송모드(ATM) 계층에서 멀티캐스트 연결 능력을 제공하기 위한 VPI/VCI 지정 방법에 관한 것이다.
현재 IP 기반의 멀티캐스트 서비스의 대부분은 IP 레벨과 같은 전달 레벨 이상에서 수행되므로 멀티캐스트 기능을 제공하기 위해 ATM 계층 이상의 상위 계층에서 패킷을 복사하는 큰 처리 부담을 갖게 된다. 지금까지 ATM 계층은 점대점 연결 구조에 대한 기능만이 연구 개발되었으며, 그로 인해 멀티캐스트에 대한 기능을 지원하지 않고 있다. 만약 ATM 계층에서 멀티캐스트 연결 능력을 제공한다면 이에 발생되는 문제는 효율적으로 VPI/VCI 주소를 할당하여 멀티캐스트 대상 시스템들과 연결하는 방법이다.
따라서 본 발명에서는 ATM 계층에서의 멀티캐스트 도메인의 크기에 따라 종류 1, 종류 2 및 종류 3으로 VPI/VCI를 할당하고, 이를 ATM 스위치와 멀티미디어 VPI/VCI 서버에서 해독하므로써 멀티캐스트 또는 브로드캐스트 연결 능력을 제공한다.

公开(公告)号：KR1019990040305A

公开(公告)日：1999-06-05

申请号：KR1019970060635

申请日：1997-11-17

Applicant: 한국전자통신연구원

Inventor： 김근배 ,  이상만 ,  강훈

IPC: H04L12/28

Abstract: 본 발명은 다단상호접속망(Multistage Interconnection Network) 방식에 의해 구성되는 확장된 ATM 스위치 구조에서 확장 스위치 네트워크를 구성하는 각 단위 스위치 노드의 고장을 실시간으로 검출하는 방법에 대한 것으로서, 시스템의 입출력 정합부에 시험 셀의 발생 및 검출을 하는 기능과 시험 셀의 발생을 제어하고, 검출된 시험 셀을 분석하여 단위 스위치 노드의 고장을 판별하는 기능부 및 고장 판별 기능부내에서 고장을 판별하는데 사용되는 알고리즘 수행부등으로 구성되어 단위 스위치 노드의 고장을 서비스 제공 중에 검출함으로서 신속한 시스템의 유지 보수를 지원하고, 고장 발생시 대처할 수 있는 기능의 기반을 제공하는 효과가 있다.

公开(公告)号：KR100153919B1

公开(公告)日：1998-11-16

申请号：KR1019950055906

申请日：1995-12-23

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 정동범 ,  강훈

IPC: H04L12/28

Abstract: 본 발명은 ATM망을 통하여 전송되어 오는 ATM 셀들로 부터 MPEG 운송 스트림을 복원하기 위한 장치에 관한 것으로, ATM 버퍼링부(12); 망 정합 복원 제어부(11); ATM 셀 분리부(13); ATM 헤더 점검부(14); AAL5_PDU 분리부(15); 트레일러 점검부(16); 및 운송 스트림 버퍼링부(17)를 구비하고, MPEG-2 시스템으로 부터 제공되는 운송 스트림이 실시간으로 ATM 망을 통하여 수신될 때, ATM 망과 운송 스트림 역다중화기와의 정합을 시킬 수 있는 기능을 제공하므로 다양한 비트율을 갖는 MPEG 비디오, 오디오 서비스를 수용할 수 있는 효과가 있다.

公开(公告)号：KR1019980037189A

公开(公告)日：1998-08-05

申请号：KR1019960055905

申请日：1996-11-21

Applicant: 한국전자통신연구원

Inventor： 서동일 ,  강훈

IPC: H04L12/56

Abstract: 종래의 TCP/IP 프로토콜을 사용하는 근거리 통신망은 장치에 이상이 발생된 경우에 해당 장치의 운용자가 수동으로 파워(power)를 제어하거나 혹은 고장이 발생된 모듈을 리셋하는 등의 번거로움을 해결하기 위한 본 발명은 ATM 기술을 사용하여 통신을 수행하는 ALAN-BS 시스템의 망관리자에 의해 시스템을 초기화 시키므로써 ATM 근거리 통신망 장치를 무인 운용할 수 있으며, 원격지에서 특정 부분 혹은 전체적인 시스템을 초기화 할 수 있는 비동기 전송 모드(ATM) 근거리 통신망(LAN)에서 망 관리자에 의한 시스템 초기화 방법이 개시된다.

公开(公告)号：KR100333672B1

公开(公告)日：2002-04-24

申请号：KR1019990039894

申请日：1999-09-16

Applicant: 한국전자통신연구원

Inventor： 전종암 ,  이상만 ,  강훈 ,  이유경

IPC: H04L12/28

Abstract: 1. 청구범위에기재된발명이속하는기술분야본 발명은 ATM 근거리통신망시스템의계층적셀 헤더처리장치에관한것임. 2. 발명이해결하고자하는과제본 발명은 ATM LAN에서 ATM 연결을실제설정되는 ATM 연결수 만큼제한적으로계층적운용하므로써, 분할및 재결합기능모듈에서사용되는가상경로식별자및 가상연결식별자영역을실제로설정되는 ATM 연결수 만큼제한적범위내에서할당할수 있는셀 헤더처리장치를제공하는데그 목적이있다. 3. 발명의해결방법의요지본 발명은, 전달된 ATM 셀을접속시키는송신접속수단; 송신접속수단으로부터전달된셀을저장하는제 1 저장수단; 제저장된셀을읽어내어헤더를변환하는송신 ATM 셀헤더변환수단; 수신된 ATM 셀을접속시키는수신 ATM 셀헤더변환수단; 헤더가변환되어전달된셀을저장하는제 2 저장수단; 및저장된셀을읽어내어외부로접속시키는수신접속수단을포함한다. 4. 발명의중요한용도본 발명은 ATM 근거리통신망시스템에이용됨.

公开(公告)号：KR100317223B1

公开(公告)日：2002-04-24

申请号：KR1019980049314

申请日：1998-11-17

Applicant: 한국전자통신연구원

Inventor： 이규호 ,  강훈 ,  이유경

IPC: H04L12/801 ,  H04L12/863

Abstract: 본 발명은 셀 전달 및 망의 동적 상태 변화에 따른 폭주제어를 가변 구조적(variable structure)으로 제어하게 함으로써, 고속 데이터 전달 망에서의 보다 지능적이고(intelligent) 다양한(various) 방법의 폭주제어가 동적으로 이루어질 수 있도록 하는 가변구조적 셀 버퍼 큐 제어 방법(variable-structured cell-buffering-queue control method)과 그 제어기(controller)를 제공하기 위한 것이다. 본 발명은, 외부로부터의 과 제어 또는 소 제어 요구에 따라 가변 폭주 발생 및 해제 기준값(V
L , V
U )을 결정하는 가변체계 기준값 설정수단과; 상기 가변체계 기준값 설정수단에서 보내온 가변 폭주 발생 및 해제 기준값(V
L , V
U )을 기준하여 셀버퍼 큐로부터 입력된 셀 버퍼 큐의 현 셀 점유량에 대한 영역상태를 결정하는 현재 영역상태 천이 수단과; 상기 현재영역 천이 수단에서 천이된 현재 영역상태에 따른 셀 버퍼 큐의 상태를 천이시키고, 그 천이된 영역의 입력 셀 수에 따라 셋 PTI 또는 리셋 PTI를 제어하는 셀 버퍼 큐 상태천이 수단으로 구성된 셀 버퍼 큐 제어기 및 그 제어방법을 제공한다. 본 발명에서 제시된 동적 폭주 제어(dynamic congestion control)를 위한 셀 버퍼 큐 제어 방법은 본 발명의 기본 개념을 그대로 응용하여 셀 기반(cell-based) 데이터 통신망 뿐 아니라 일반적으로 일련의 메시지 버퍼 큐에 의해 데이터 전달망을 구성하는 경우에는 어디에나 동일하게 적용할 수 있다.

公开(公告)号：KR100319460B1

公开(公告)日：2002-01-05

申请号：KR1020000005177

申请日：2000-02-02

Applicant: 한국전자통신연구원

Inventor： 이규호 ,  강훈 ,  이형호

IPC: H04L12/947 ,  H04L12/933 ,  H04L12/46 ,  H04L29/08 ,  H04L12/70

Abstract: 본 발명은 하나의 시스템 플랫폼에 의해 이더넷 망 및 ATM 망에 대한 이질적인 두가지 이상의 접속 기능을 동시에 제공하면서, 이더넷 및 LAN - emulated ATM 트래픽에 대한 고성능의 라우터 시스템을 제공하는데 그 목적이 있다.
본 발명에 따르면, 상기 ATM 망 접속 유니트는 ATM 망으로부터 랜 에뮬레이션(LAN emulated)된 ATM 트래픽 및 셀 트래픽이 입력되면 상기 서버형 계층 3 처리 유니트로 전송하고, ATM 셀 트래픽의 OAM 셀 또는 신호셀이 입력되면 상기 라우팅 서버 유니트로 전송하는 기능을 수행하고; 상기 이더넷 망 접속 유니트는 입력되는 이더넷 트래픽이 사용자 트래픽이면, 직접 계층 3 처리 기능을 수행하여 상기 라우팅 서버 유니트를 거치지 아니하고 타 세그먼트의 가입자 접속 유니트로 포워딩시키고, 사용자 트래픽이 아니면, 상기 라우팅 서버 유니트로 포워딩시키는 기능을 수행하고; 상기 서버형 계층 3 처리 유니트는 상기 ATM 망 접속 유니트로부터 랜 에뮬레이션된 ATM 트래픽 및 셀 트래픽이 입력되면, LEC 환경에 의하여 상기 라우팅 서버 유니트를 거치지 아니하고 타 세그먼트의 가입자 접속 유니트로 포워딩시키는 기능을 수행하고; 상기 라우팅 서버 유니트는 상기 이더넷 망 접속 유니트로부터 포워딩된 패킷 데이터를 입력받아 상위 계층 라우팅 프로토콜 데이터 처리를 수행는 것을 특징으로 하는 스위치드 라우터 시스템이 제공된다.

公开(公告)号：KR1020010063872A

公开(公告)日：2001-07-09

申请号：KR1019990061976

申请日：1999-12-24

Applicant: 한국전자통신연구원

Inventor： 김현철 ,  전종암 ,  강훈 ,  이형호

IPC: H04L12/28

Abstract: PURPOSE: A device for controlling a high-speed IP(Internet Protocol) routing, using a CAM(Content Addressable Memory) and a processor, is provided to easily provide existing IP services in an ATM(Asynchronous Transfer Mode) network, based on the expandability of an ATM switch/device. CONSTITUTION: A CAM(Content Addressable Memory,204) stores routing information. A processor(205) provides new routing information. The first memory(104) stores re-assembled IP(Internet Protocol) packet. The second memory(107) stores a header of a received IP packet. A CAM connector(108) updates the header of the IP packet stored in the second memory(107) with routing information corresponding to the header of the received IP packet, and updates the CAM(204) with routing information newly received from the processor(205). A processor connector(109) provides an interface function with the processor(205). A PCI(Peripheral Component Interconnect) transmitter(101) delivers the IP packet re-assembled by an ATM adaptation layer through a PCI bus. A PCI receiver(102) receives the IP packet transmitted from the PCI transmitter(101) through the PCI bus to be stored in the first memory(104), and updates the header of the IP packet of the first memory(104) with the header of the IP packet including the routing information. A PCI controller(105) receives the IP packet transmitted from the PCI transmitter(101) through the PCI bus to store the header of the IP packet in the second memory(107) and deliver the header of the IP packet to the CAM connector(108), and delivers the header of the IP packet including the routing information to the PCI receiver(102). A clock supplier(110) dynamically supplies a PCI clock, a memory clock and a system control clock. And a system controller(111) arbitrates a usage request of the PCI bus.

Abstract translation: 目的：提供一种使用CAM（内容可寻址存储器）和处理器来控制高速IP（因特网协议）路由的设备，用于在ATM（异步传输模式）网络中轻松提供现有的IP服务，基于 ATM交换机/设备的可扩展性。 构成：CAM（内容可寻址存储器，204）存储路由信息。 处理器（205）提供新的路由信息​​。 第一存储器（104）存储重新组装的IP（因特网协议）分组。 第二存储器（107）存储接收的IP分组的报头。 CAM连接器（108）利用对应于接收的IP分组的报头的路由信息​​来更新存储在第二存储器（107）中的IP分组的报头，并且利用从处理器新接收的路由信息​​来更新CAM（204） 205）。 处理器连接器（109）提供与处理器（205）的接口功能。 PCI（外围组件互连）发射机（101）通过PCI总线传送由ATM适配层重新组装的IP分组。 PCI接收机（102）通过PCI总线接收从PCI发送器（101）发送的IP包以存储在第一存储器（104）中，并且用第一存储器（104）的IP包的头部更新 IP包的报头包括路由信息。 PCI控制器（105）通过PCI总线接收从PCI发送器（101）发送的IP分组，将IP分组的报头存储在第二存储器（107）中，并将IP分组的报头传送到CAM连接器 108），并且将包括路由信息的IP分组的报头传送到PCI接收机（102）。 时钟供应商（110）动态地提供PCI时钟，存储器时钟和系统控制时钟。 并且系统控制器（111）仲裁PCI总线的使用请求。