-
公开(公告)号：KR100367084B1
公开(公告)日：2003-01-09
申请号：KR1020000080917
申请日：2000-12-22
Applicant: 한국전자통신연구원
IPC: G06F13/28
Abstract: PURPOSE: A DMA(Direct Memory Access) controller for and a method for controlling the same are provided to process a data transmission between internal processing modules for requesting various formatted data transmissions and a high speed external memory as an SDRAM in real time not through a CPU. CONSTITUTION: A system bus arbitrating device control signal unit(301) requests a DMA operation in a system processor(350), and a DMA_CCR register of a DMA register unit(302) generates a "ON" system bus requesting signal. If a "GRANT" signal with respect to the system bus requesting signal is received from a system bus arbitrating device(310), a DMA controller becomes a master. When a DMA controller(300) is operated as a slave, a DMA register decoder(305) and the DMA register unit(302) receive and store information necessary for a DMA operation as a starting address of an internal address module, a transmission length, a transmission direction, and a starting address of an external memory from the system processor(350). If an address status control unit(303) receives the "GRANT" signal from the system bus arbitrating device(310), the address status control unit(303) performs a preparation job for operating an internal processing module address creating unit(306) and an external memory address creating unit(307). When the DMA controller(300) is operated as a slave, an address/data control unit(304) receives information necessary in the system processor(350) and makes the information be stored in the DMA register unit(302). When the DMA controller(300) is operated as a master, an address/data control unit(304) takes data in an internal processing module(330) and transmits the data to an external memory controller(340), or controls an address and data for transmitting data from the external memory controller(340) to the internal processing module(330).
Abstract translation: 目的：提供一种DMA（直接存储器访问）控制器及其控制方法，用于实时处理用于请求各种格式化数据传输的内部处理模块与作为SDRAM的高速外部存储器之间的数据传输，而不是通过 中央处理器。 构成：系统总线仲裁装置控制信号单元（301）请求系统处理器（350）中的DMA操作，并且DMA寄存器单元（302）的DMA_CCR寄存器生成“ON” 系统总线请求信号。 如果“授予” 从系统总线仲裁装置（310）接收到关于系统总线请求信号的信号时，DMA控制器变成主机。 当DMA控制器（300）作为从设备操作时，DMA寄存器解码器（305）和DMA寄存器单元（302）接收和存储DMA操作所需的信息作为内部地址模块的起始地址，传输长度 ，传输方向和来自系统处理器（350）的外部存储器的起始地址。 如果地址状态控制单元（303）接收到“授予” 来自系统总线仲裁装置（310）的信号，地址状态控制单元（303）执行用于操作内部处理模块地址创建单元（306）和外部存储器地址创建单元（307）的准备作业。 当DMA控制器（300）作为从设备工作时，地址/数据控制单元（304）接收系统处理器（350）中所需的信息，并将该信息存储在DMA寄存器单元（302）中。 当DMA控制器（300）作为主设备进行操作时，地址/数据控制单元（304）在内部处理模块（330）中获取数据并将该数据发送到外部存储器控制器（340），或者控制地址和数据 用于将数据从外部存储器控制器（340）传输到内部处理模块（330）的数据。
-
公开(公告)号：KR100345450B1
公开(公告)日：2002-07-26
申请号：KR1020000083219
申请日：2000-12-27
Applicant: 한국전자통신연구원
IPC: H04N19/59
Abstract: 1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 인트라 블록 예측 부호화 및 복호화 장치 및 그 방법에 관한 것임.
2. 발명이 해결하고자 하는 기술적 과제
본 발명은, 매크로 블록들의 어드레스 맵을 짝수라인의 슬라이스인 경우에는 MB(짝수, n)의 (0)번 블록의 데이터를 (3)번 블록위치에 삽입하고, 홀수라인의 슬라이스인 경우에는 MB(홀수,n)의 (3)번 블록의 데이터를 (0)번 블록에 저장하고, (4)번 및 (5)번의 블록의 데이터는 (6)번 및 (7)번 블록에 저장하도록 구성하여 부호화 및 복호화에 따른 처리속도를 개선할 수 있도록 한 인트라 블록 예측 부호화 및 복호화 장치 및 그 방법을 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
인트라 블록의 예측 부호화 및 복호화를 위한 장치에 있어서, 음성신호를 양자화하기 위한 양자화 수단; 음성신호를 역 양자화하기 위한 역 양자화 수단; 부호화 및 복호화를 위한 제어신호를 제공하는 외부제어 신호수단; 상기 외부제어 신호수단으로부터 입력되는 매크로 블록의 X축의 위치값에 따라 패킷 영역을 계산하여 현재 입력되는 매크로 블록의 패킷 영역과 비교로 변환 상태인 패킷 정보를 검출하는 매크로블록 패킷 검출수단; 상기 매크로블록 패킷 검출수단으로부터 검출된 패킷 정보에 의해 참조할 매크로 블록의 어드레스를 생성하는 예측메모리 어드레스생성수단; 상기 예측메모리 어드레스 생성수단에서 생성된 어드레스에 따라 참조될 역 양자화 된 DC/AC 성분을 저장하고, 이미 저장된 참조값들을 선택하는 예측 메모리부; 및 양자화기에서 전송받은 양자화 출력 정보와 예측 메모리부에 저장되어 있는 참조값의 차성분을 구하여 부호화하고, 역 스캔처리부로터 전송된 역 스캔된 정보와 예측 메모리부에 저장되어 있는 참조값의 합성분을 구하여 복호화하여 양자화기로 전송하는 예측 인코딩/디코딩 수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 영상 압축기술 등에 이용됨.-
公开(公告)号：KR1020020054210A
公开(公告)日：2002-07-06
申请号：KR1020000083219
申请日：2000-12-27
Applicant: 한국전자통신연구원
IPC: H04N19/59
CPC classification number: H04N19/593 , H04N19/124 , H04N19/176 , H04N19/426
Abstract: PURPOSE: A device for predictive-encoding and decoding an intra block is provided to configure an address map through an adaptive intra predictive coder and a decoder, thereby reducing a storing space of a memory for predicting an MB(Macro Block). CONSTITUTION: A quantizer(370) quantizes a voice signal. An inverse quantizer(400) inversely quantizes the voice signal. An external control signal unit(310) supplies a control signal for coding and decoding. An MB packet detector(320) calculates a packet area according to a position value of an X axis of an MB, and compares the packet area with a packet area of a presently-inputted MB, then detects converted packet information. A predictive memory(350) stores inversely-quantized DC/AC components according to a generated address, and selects previously-stored reference values. A predictive encoding/decoding unit(360) obtains differences between quantized information of the quantizer and the reference values, to encode the differences, and obtains sums between reversely-scanned information of an inverse scan processor(390) and the reference values, to decode the differences, then transmits encoded and decoded results to the quantizer.
Abstract translation: 目的：提供一种用于内部块的预测编码和解码的装置，以通过自适应帧内预测编码器和解码器配置地址映射，从而减少用于预测MB（宏块）的存储器的存储空间。 构成：量化器（370）量化语音信号。 逆量化器（400）对语音信号进行逆量化。 外部控制信号单元（310）提供用于编码和解码的控制信号。 MB分组检测器（320）根据MB的X轴的位置值计算分组区域，并将分组区域与当前输入的MB的分组区域进行比较，然后检测转换的分组信息。 预测存储器（350）根据生成的地址存储逆量化的DC / AC分量，并选择先前存储的参考值。 预测编码/解码单元（360）获得量化器的量化信息和参考值之间的差异，以对差异进行编码，并且获得逆扫描处理器（390）的反向扫描信息与参考值之间的和，以解码 差异，然后将编码和解码结果发送到量化器。
-
-
公开(公告)号：KR1020160121037A
公开(公告)日：2016-10-19
申请号：KR1020150050425
申请日：2015-04-09
Applicant: 한국전자통신연구원
Abstract: 본발명은자바스크립트기반어플리케이션의최적화된수행방법에관한것이다. 본발명에따른자바스크립트어플리케이션의최적화된수행방법은, 서버로부터상기어플리케이션에대한힌트정보를획득하는단계; 및상기힌트정보와클라이언트의클라이언트상태정보에근거하여상기어플리케이션의수행을위한작업분산을결정하는단계를포함한다.
-
Patent Agency Ranking
公开(公告)号：KR1020150107056A
公开(公告)日：2015-09-23
申请号：KR1020140029386
申请日：2014-03-13
Applicant: 한국전자통신연구원
IPC: G01S11/06
Abstract: 본 발명은 실내 위치 추정 장치 및 방법에 관한 것으로, 본 발명에 따른 장치는, 광역 와이파이 AP 및 지역 와이파이 AP 중 적어도 하나와 통신하는 제1 통신부, 주변에 위치한 일정 수의 블루투스 단말들과 통신하는 제2 통신부, 상기 제1 통신부를 통해 수신된 신호의 수신신호세기(RSSI)에 근거하여 추정된 위치 정보를 이용하여 해당 사용자 단말의 초기 위치를 확인하는 위치 추정부, 상기 제2 통신부를 통해 수신된 신호를 압축 센싱하여 추출된 신호로부터 각 블루투스 단말들의 위치 정보를 추출하는 압축 센싱 처리부, 및 위치 변화에 따라 상기 제1 통신부로부터 수신된 신호에 근거하여 확인된 위치 정보 및 상기 압축 센싱 처리부에 의해 추출된 위치 정보에 근거하여 상기 사용자 단말의 초기 위치를 보정하고, 보정된 위치 정보에 근거하여 상기 사� �자 단말의 실내 위치를 결정하는 위치 보정부를 포함한다.
Abstract translation: 本发明涉及一种用于估计室内位置的装置和方法。 根据本发明的装置包括与广域WiFi AP和局域WiFi AP中的至少一个通信的第一通信单元，与设备周围的固定数量的蓝牙终端进行通信的第二通信单元， 位置估计单元，其通过使用基于通过第一通信单元接收的信号的接收信号强度指示符（RSSI）估计的位置信息来检查相应用户终端的初始位置;压缩感测处理单元，其提取每个 通过压缩和感测通过第二通信单元接收的信号，提取信号的蓝牙终端;以及位置校正单元，其基于由压缩感测处理单元提取的位置信息和检查的位置信息来校正用户终端的初始位置 基于收到的信号f 根据位置变化来控制第一通信单元，并且基于校正的位置信息确定用户终端的室内位置。
-
公开(公告)号：KR1020150089577A
公开(公告)日：2015-08-05
申请号：KR1020140010353
申请日：2014-01-28
Applicant: 한국전자통신연구원
CPC classification number: G06F9/45516 , G06F9/30174 , G06F9/45529
Abstract: 본발명은웹 플랫폼에서자바스크립트의수행성능을향상시키기위한자바스크립트엔진가속장치및 방법에관한것이다. 이를위한본 발명의자바스크립트엔진가속장치는사용자로부터입력된자바스크립트소스를기계어로컴파일링하는자바스크립트엔진에서, 자바스크립트소스를근거로 CPU 코어부를통해생성된바이트코드에대해하드웨어가속이가능한지판단하는판단부; 판단부에서하드웨어가속이가능하다고판단되면, 저장부에저장된기계어들중 바이트코드에대응하는대응기계어가저장된주소를탐색하는주소정보생성부; 및대응기계어를캐시메모리로로딩하는기계어관리부를포함하고, 자바스크립트엔진과상호작용하며, 저장부에저장된기계어들은자바스크립트엔진에서자바스크립트함수중 기설정된횟수이상으로사용된함수들을적시컴파일링함으로써기존에생성된언어인것을특징으로한다.
Abstract translation: 本发明涉及一种用于加速JavaScript引擎以提高Web平台的JavaScript性能的装置和方法。 根据本发明的用于加速JavaScript引擎的装置包括：确定单元，确定是否可以基于JavaScript引擎中的JavaScript源加速用于经由CPU核心单元产生的字节码的硬件，该JavaScript源编译输入的JavaScript源 由用户进入机器代码; 地址信息生成单元，其在确定单元中确定硬件的加速度时，搜索存储在存储单元中的机器码之间的与字节码相对应的机器码的地址; 以及将相应的机器代码加载到高速缓冲存储器的机器代码管理单元，其中与JavaScript引擎交互时存储在存储单元中的机器代码通常是通过在JavaScript函数中及时编译使用预定次数或更多的JavaScript函数的代码来生成的代码 JavaScript引擎。
-
48.发明公开
公开(公告)号：KR1020150068126A
公开(公告)日：2015-06-19
申请号：KR1020130153961
申请日：2013-12-11
Applicant: 한국전자통신연구원
Abstract: 근거리를위한레이더신호및 원거리를위한레이더신호를생성하는레이더신호생성기, 타겟으로부터반사된레이더신호를수신하는수신기, 수신한레이더신호를이용하여타겟을검출하고, 타겟의정보를획득하는타겟검출기, 현재위치에서의교통정보를수집하는교통정보수집기, 및타겟의정보및 교통정보를기초로, 근거리를위한레이더신호및 원거리를위한레이더신호중 어느하나의신호를생성하기위한제어신호를생성하는레이더신호제어기를포함하는레이터신호제어장치를제공할수 있다.
Abstract translation: 本发明提供一种雷达信号控制装置，包括：雷达信号发生器，其生成短距离的雷达信号和长距离的雷达信号; 接收从目标反射的雷达信号的接收机; 目标检测器，通过使用接收到的雷达信号来检测目标，并获取目标信息; 交通信息收集器，用于收集当前位置的交通信息; 以及雷达信号控制器，其基于目标信息和交通信息生成用于从短距离的雷达信号生成控制信号和用于长距离的雷达信号。
-
公开(公告)号：KR1020130117413A
公开(公告)日：2013-10-28
申请号：KR1020120039724
申请日：2012-04-17
Applicant: 한국전자통신연구원
CPC classification number: H04W72/087 , H04W52/244 , H04W52/265
Abstract: PURPOSE: An inter-cell interference coordination method and a wireless communication system performing the same are provided to efficiently coordinate inter-cell interference by controlling Maximum Ratio Transmission (MRT) beamforming power based on Quality of Service (QoS) which each terminal feeds back. CONSTITUTION: A first device calculates a beamforming vector (S203). The first device transmits a signal to a first terminal by using the calculated beamforming vector. The first device receives QoS, which corresponds to the transmitted signal, from the first terminal (S205). The first device determines whether the received QoS satisfies a given first standard (S209). The first device transmits the information, which indicates whether the received QoS satisfies the given first standard, to a first base station (S213, S217, S219). [Reference numerals] (AA) Start; (BB,EE,FF) Yes; (CC,DD,GG) No; (HH) End; (S201) MRT_Femto, MRT_Macro calculation; (S203) MRT_Femto, MRT_Macro using beamforming; (S207) Transmit QoS measurement information to a given base station; (S213) Use wireless resource having different macrocell base station; (S217) Macrocell base station transmission power reduction; (S219) Set transmission power of the macrocell base station as 0, use different wireless resource
Abstract translation: 目的：提供小区间干扰协调方法和执行该小区间干扰协调方法的无线通信系统，以通过基于每个终端反馈的服务质量（QoS）控制最大比率传输（MRT）波束形成功率来有效地协调小区间干扰。 构成：第一装置计算波束成形矢量（S203）。 第一设备通过使用所计算的波束形成向量将信号发送到第一终端。 第一设备从第一终端接收对应于所发送的信号的QoS（S205）。 第一设备确定接收到的QoS是否满足给定的第一标准（S209）。 第一设备向第一基站发送指示接收的QoS是否满足给定的第一标准的信息（S213，S217，S219）。 （附图标记）（AA）开始; （BB，EE，FF）是; （CC，DD，GG）否; （HH）结束; （S201）MRT_Femto，MRT_Macro计算; （S203）MRT_Femto，MRT_Macro使用波束成形; （S207）向给定基站发送QoS测量信息; （S213）使用具有不同宏小区基站的无线资源; （S217）宏蜂窝基站传输功率降低; （S219）将宏小区基站的发送功率设置为0，使用不同的无线资源
-
公开(公告)号：KR101210274B1
公开(公告)日：2012-12-10
申请号：KR1020080130619
申请日：2008-12-19
Applicant: 한국전자통신연구원
CPC classification number: G06F1/08 , G06F1/3203 , G06F1/324 , G06F9/3869 , G06F9/3873 , Y02D10/126
Abstract: 본발명은전력소모스케일링이가능한프로세서에관한것으로, 보다상세하게는파이프라인레지스터가바이패스기능을갖도록함으로써프로세서의동작주파수를조절가능하게하여공급되는에너지용량에따라프로세서의에너지소모량을가변적으로조절할수 있도록하는기술에관한것이다.
-
-
-
-
-
-
-
-
-
Search Results
131
records
(took 0.065 seconds)
