-
-
-
公开(公告)号：KR1020150122429A
公开(公告)日：2015-11-02
申请号：KR1020140048665
申请日：2014-04-23
Applicant: 한국전자통신연구원
CPC classification number: G06F3/0673 , G06F3/0619 , G06F3/064 , G06F11/1064
Abstract: 고장방지기능을갖는캐시제어장치및 그동작방법이개시된다. 본발명의일 면에따른고장방지기능을갖는캐시제어장치는메인메모리로부터읽어온 특정어드레스에대한제1 데이터와, 상기제1 데이터에해당하는제1 패리티비트(Parity bit)를생성하여저장하는캐시(cache) 메모리, 상기특정어드레스에대한제2 데이터와, 상기제2 데이터에해당하는제2 패리티비트를생성하여저장하는쉐도우캐시(Shadow cache) 메모리, 및프로세서로부터상기특정어드레스에대한데이터읽기를요청받으면, 상기캐시메모리및 상기쉐도우캐시메모리중 적어도하나의메모리에저장된상기특정어드레스의데이터와패리티비트에대한패리티검사(Parity check)를수행하고, 상기패리티검사결과, 오류가없는메모리에저장된데이터를상기프로세서로전달하는고장감지기를포함한다.
Abstract translation: 公开了具有故障预防功能的高速缓存控制装置及其操作方法。 具有根据本发明的实施例的具有故障防止功能的高速缓存控制装置包括：高速缓存存储器，用于生成和存储从主存储器读取的特定地址的第一数据和与第一数据相对应的第一奇偶校验位; 用于产生和存储用于特定地址的第二数据的影子高速缓冲存储器和与第二数据相对应的第二奇偶校验位; 以及当从处理器接收到针对特定地址的数据读取请求时，对存储在高速缓冲存储器和影子高速缓冲存储器之间的至少一个存储器中的特定地址数据和奇偶校验位进行奇偶校验的故障检测器， 作为奇偶校验的结果，向处理器转发存储在存储器中的数据，该数据没有错误。
-
公开(公告)号：KR1020080026673A
公开(公告)日：2008-03-26
申请号：KR1020060091313
申请日：2006-09-20
Applicant: 한국전자통신연구원
IPC: G06F7/44
CPC classification number: G06F9/3001
Abstract: An apparatus and a method for processing digital signals for an MAC(Multiply-and-Accumulate) operation are provided to simultaneously access a plurality of operands required for parallel MAC operations to improve memory access capacity and prevent the generation of overflow in accumulative registers in MAC blocks without having an additional clock cycle. A digital signal processor for performing an MAC operation includes a first memory(127), a second memory(126) and an MAC operation execution unit. The first memory stores a plurality of first operands and the second memory stores a plurality of second operands. The MAC operation execution unit performs parallel MAC operations on the first operands and the second operands. The MAC operation execution unit includes a plurality of parallel MAC blocks(140,141) arranged in parallel and performs parallel MAC operations on the first operands output in parallel from the first memory and the second operands output in parallel from the second memory.
Abstract translation: 提供用于处理用于MAC（乘法和累加）操作的数字信号的装置和方法，以同时访问并行MAC操作所需的多个操作数，以提高存储器访问容量并防止在MAC中的累积寄存器中产生溢出 块没有额外的时钟周期。 用于执行MAC操作的数字信号处理器包括第一存储器（127），第二存储器（126）和MAC操作执行单元。 第一存储器存储多个第一操作数，并且第二存储器存储多个第二操作数。 MAC操作执行单元对第一操作数和第二操作数执行并行MAC操作。 MAC操作执行单元包括并行排列的多个并行MAC块（140,141），并且对从第一存储器并行输出的第一操作数和从第二存储器并行输出的第二操作数执行并行MAC操作。
-
公开(公告)号：KR102097988B1
公开(公告)日：2020-05-29
申请号：KR1020140042511
申请日：2014-04-09
Applicant: 한국전자통신연구원
IPC: G01R31/3183
-
Patent Agency Ranking
公开(公告)号：KR101843397B1
公开(公告)日：2018-03-30
申请号：KR1020160099157
申请日：2016-08-03
Applicant: 한국전자통신연구원
IPC: H01L25/065 , H01L25/10 , H01L23/538 , H01L23/04
Abstract: 본발명은반도체패키지에관한것이다. 본발명의반도체패키지는, 패키지기판, 패키지기판상에적층되는복수의다이들, 복수의다이들상에제공되는패키지상판, 그리고패키지기판과패키지상판의사이에서복수의다이들을둘러싸는패키지측벽을포함한다. 복수의다이들은각각체커모듈및 둘이상의록스텝모듈들을형성한다. 체커모듈을형성하는다이는기판위에적층된적어도하나의다이의위에적층되는반도체패키지.
-
公开(公告)号：KR1020170102720A
公开(公告)日：2017-09-12
申请号：KR1020160025201
申请日：2016-03-02
Applicant: 한국전자통신연구원
CPC classification number: G06F12/0811 , G06F12/084 , G06F12/0842 , G06F12/0875 , G06F2212/6042 , G06F2212/62
Abstract: 본발명에따른캐시메모리는제1 내지제N 코어들각각과대응되도록구성되는제1 내지제N 1차캐시들, 제1 내지제N 1차캐시들이서로공유하도록구서오디는 2차공유캐시, 및제1 내지제N 코어들각각으로부터어드레스를수신하고, 수신된어드레스를기반으로 2차공유캐시의영역중 적어도일부영역을제1 내지제N 1차캐시들중 어느하나에할당하도록구성되는일관성제어기를포함한다.
Abstract translation: 根据本发明的高速缓冲存储器，第一至第一至第N的第一级高速缓存中的N个核被配置为与第一至第N的第一级高速缓存到发票奥迪第二共享高速缓存来彼此共享的对应， mitje第一通，从分别接收到的地址，并且被配置为基于接收到的地址中的一个的N个核一致控制器共享高速缓存通过所述N个第一级高速缓存中的第一个的至少一个部分区域的第二区域分配任何花枝 它包括。
-
公开(公告)号：KR1020160011087A
公开(公告)日：2016-01-29
申请号：KR1020140092123
申请日：2014-07-21
Applicant: 한국전자통신연구원
Inventor： 권영수
IPC: G06F11/14
CPC classification number: G06F11/1641 , G06F11/1438 , G06F11/165 , G06F11/1658 , G06F11/1695 , G06F11/183
Abstract: 본발명의실시예들은, 디지털연산회로에오류(fault)가발생한경우, 상기디지털연산회로의기능을복구하기위한장치및 방법에관한것으로, 본발명의일 실시예에따른디지털연산회로의기능을복구하는장치는, 제 1 주기를갖는클럭을이용하여동일한연산을수행하는다수의디지털연산회로의출력결과를비교하여오류발생여부를판단하는오류검출블록; 및상기판단결과오류가검출된경우, 상기제 1 주기보다긴 제 2 주기를갖는클럭을이용하여, 상기다수의디지털연산회로의기능복구를위한동작을수행하는기능복구블록을포함한다. 본발명의실시예들에따르면, 전압, 전류및 온도등의외부의요인에의하여디지털연산회로에오류가발생하는경우, 상기디지털연산회로의기능복구가높은신뢰도를가지고이루어지도록할 수있다.
Abstract translation: 本发明涉及在数字运算电路发生故障时恢复数字运算电路的功能的装置和方法。 根据本发明的实施例，用于恢复数字运算电路的功能的装置包括：误差检测块，用于通过使用执行相同操作的多个数字运算电路的输出结果，使用具有 第一期; 以及功能恢复块，用于通过使用具有比作为确定的结果检测到故障的第一周期长的第二周期的时钟来执行用于恢复数字运算电路的功能的操作。 根据本发明的实施例，当由于诸如电压，电流，温度等外部因素在数字运算电路中发生缺省时，可以以高可靠性恢复数字运算电路的功能。
-
公开(公告)号：KR101538425B1
公开(公告)日：2015-07-22
申请号：KR1020120034337
申请日：2012-04-03
Applicant: 한국전자통신연구원
Inventor： 권영수
Abstract: 본발명은외부메모리에저장되어있는제 1 명령어들의적어도일부, 및복수의마이크로명령어를각각포함하는제 2 명령어들을저장하는명령캐시; 상기각 제 2 명령어에포함된상기복수의마이크로명령어의각각에대응하는제 3 명령어들을저장하는마이크로캐시; 및상기명령캐시로부터상기제 1 및제 2 명령어들을읽어서연산을수행하는코어를포함하되, 상기코어는정상모드하에서는상기명령캐시로부터의제 1 명령어들에의해연산을수행하고, 프로세서가마이크로명령어모드에진입하면, 상기코어는상기마이크로캐시로부터제공되는상기복수의마이크로명령어에대응하는상기제 3 명령어들에의해연산을수행하는것을특징으로하는, 프로세서에관한것이다.
-
公开(公告)号：KR1020150061546A
公开(公告)日：2015-06-04
申请号：KR1020140069937
申请日：2014-06-10
Applicant: 한국전자통신연구원
CPC classification number: G06F11/14 , G06F9/3861 , G06F11/16 , G06F15/78
Abstract: 다중경로업데이트레지스터파일(Multi-Path Register File)과상태회귀(State Recovery) 구조를포함하는 CPU 코어및 이의제어방법이개시된다. 본발명의일 면에따른상태회귀가능한내고장성 CPU 코어는동일명령어가요청하는연산을수행하는제1, 제2 및제3 연산논리회로; 상기제1 내지제3 연산논리회로에서상기동일명령어에의해출력되는연산값을비교하여, 2개이상의연산값이동일하면정상상태로판단하고, 그렇지않으면고장상태로판단하는제1 선택기(2oo3 vote); 및상기제1 선택기에서정상상태로판단된경우, 일치하는값을갖는연산값을기록하는레지스터파일(Register file)을포함한다.
Abstract translation: 公开了包括多路径更新寄存器文件和状态恢复结构的CPU核心及其控制方法。 根据本发明的实施例的可恢复和容错的CPU内核包括：被配置为执行由相同命令请求的计算的第一，第二和第三算术逻辑电路; 被配置为通过相同的命令比较从第一，第二和第三算术逻辑电路输出的计算值的第一选择器（2oo3），当两个或多个计算值相同时，确定为正常状态;如果不是， 确定为故障状态; 以及配置为当确定为第一选择器中的正常状态时，记录具有相同值的计算值的寄存器文件。
-
-
-
-
-
-
-
-
-
Search Results
55
records
(took 0.018 seconds)
