-
公开(公告)号：KR100211029B1
公开(公告)日：1999-07-15
申请号：KR1019960058505
申请日：1996-11-27
IPC: H04L12/933 , H04L12/947
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
퍼펙트 셔플 방식을 이용한 확장 다중-채널 교환망
2. 발명이 해결하려고 하는 기술적 과제
MCS의 기능적 특성인 채널 그룹기법을 퍼펙트 셔플망 및 라우팅 태그 스와퍼와 함께 적용하므로써, N×N 규모의 단위 MCS의 변경없이, 스위치 용량을 최대 N
2 ×N
2 규모까지 확장 가능하도록 하고자 함.
3. 발명의 해결방법의 요지
비확장 구조에 비해, 복사망은 그룹 페이즈에 해당하는 그룹 복사망(1)과 포트 페이즈에 해당하는 포트복사망(2), 그룹 복사망(1)과 포트복사망(2)간에 퍼펙트 셔플망(3), 포트복사망(2) 앞단에서 라우팅 태그의 스와핑 기능을 수행하는 복사스와퍼(4)로 재구성한다. 마찬가지로, 비확장 구조의 라우팅망 역시, 그룹 페이즈에 해당하는 그룹경로망(5)과 포트 페이즈에 해당하는 포트경로망(6), 그룹경로망(6)간에 퍼펙트 셔플망(7), 포트경로망(6) 앞단에서 라우팅 태그의 스와핑 기능을 수행하는 경로스와퍼(8)로 재구성함.
4. 발명의 중요한 용도
교환망에 이용됨.-
公开(公告)号：KR1019990043489A
公开(公告)日：1999-06-15
申请号：KR1019970064496
申请日：1997-11-29
IPC: H04L29/10
Abstract: 본 발명은 ASIC 등의 회로에서 여러 기능 블럭이 외부의 메모리를 사용할 때 이 블럭간의 메모리 사용요구를 중재하여 처리하며 외부의 메모리의 속도에 상관없이 단일한 인터페이스를 제공하는 것을 목적으로 하며 본 발명은 읽기회로, 쓰기회로, 그리고 읽기/쓰기 중재회로로 나뉘어 지며, 읽기회로는 다시 읽기 중재회로, 읽기 타이밍 제어회로, 데이타 전달회로로 나뉘어 지고, 쓰기회로는 다시 쓰기 중재회로, 쓰기 타이밍 제어회로로 나뉘어 진다. 읽기회로와 쓰기회로는 외부 메모리와의 속도정합을 위하여 각각 FIFO를 가지고 있다.
-
公开(公告)号：KR1019990043123A
公开(公告)日：1999-06-15
申请号：KR1019970064109
申请日：1997-11-28
IPC: H04L12/28
Abstract: 1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 비동기 전달 모드 셀 세그멘테이션 시스템의 직접 메모리 읽기 및 셀 송출 장치에 관한 것임.
2. 발명이 해결하고자하는 기술적 원리
본 발명은 ATM 셀로 분할하여 전송할 데이타가 호스트 메모리의 임의의 위치에 있도록 허용할 수 있도록 DMA 읽기 기능을 강화하는 직접 메모리 읽기 및 셀 송출 장치를 제공하는데 그 목적이 있다.
3. 발명의 해결 방법의 요지
본 발명은 주변 구성요소 내부접속 메모리 읽기를 요구하는 읽기 제어수단; 전달된 데이터로부터 필요한 바이트만 뽑아서 정렬하여 출력하는 정렬수단; 상기 정렬수단에 남아있는 바이트들을 송출시키는 셀 송출수단; 및 내부에 가지고 있던 데이터를 출력하는 셀 선입선출수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 비동기 전달 모드 셀 세그멘테이션 시스템으로부터 주변 구성요소 인터페이스 메모리에서 직접 데이터를 읽어 송출하는데 이용됨.-
公开(公告)号：KR1019990042011A
公开(公告)日：1999-06-15
申请号：KR1019970062710
申请日：1997-11-25
Applicant: 한국전자통신연구원
Abstract: 1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 심볼을 복원하는 수신 시스템의 스타트-업 장치 및 방법에 관한 것임.
2. 발명이 해결하고자하는 기술적 요지
본 발명은 수신부를 초기화시키는 과정을 3단계로 구분하므로써, 정수값 심볼을 효과적으로 구현하여 잡음 섞인 심볼을 보상하는 기능부의 수렴성을 보장할 수 있는 스타트-업 장치 및 방법을 제공하는데 그 목적이 있다.
3. 발명의 해결 방법의 요지
본발명은 전달된 잡음이 섞인 심볼의 수를 검출하여 제어신호를 출력하는 검출 수단; 상기 제어신호에 따라 의사 잡음 심볼를 출력하는 의사 잡음 심볼 발생수단; 외부로부터 전달된 상기 심볼들에 섞인 잡음을 보상하는 적응 등화수단; 및 상기 심볼값을 입력받아 정수값 심볼들을 출력하는 심볼 결정수단; 상기 정수값 심볼을 디코딩하여 소정 진수 데이터를 출력하는 디코딩 수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 초고속 송수신 시스템에서 수신부를 초기화시키는 기술에 관한 것임.-
公开(公告)号：KR1019990024975A
公开(公告)日：1999-04-06
申请号：KR1019970046380
申请日：1997-09-09
IPC: H04L12/28
Abstract: 본 발명은 멀티캐스팅 시스템 구조 및 그 운용방법에 관한 것으로서, 하나의 ATM 프로토콜 처리기를 사용하여 한 셀 시간 내에 셀 헤드를 연속으로 N번 비교 변환하고 연결 테이블의 연결 설정 결과를 이용하여 셀 복사 유무를 바로 결정할 수 있도록 하여 셀의 헤드를 변환하는 과정을 통하여 바로 셀을 복사하고, 각 포트마다 다른 헤드 값을 갖도록 하는 방법을 사용한 라인 접속 카드를 스위치의 입출력 카드로 사용하는 즉, 스위치에 연결된 라인 카드들이 동일한 ATM 계층 프로토콜 처리기를 사용하고, 헤드 변환 장치만을 수정하여 하나의 ATM 프로토콜 처리기에 연결된 다중의 물리계층 포트들을 갖는 스위치 시스템에서 셀을 멀티캐스팅하는 방법을 제안하고, 다중의 물리 계층이 접속된 ATM 계층 프로토콜 처리기에서 처리해야 할 OAM 및 신호 셀 처리� � 위한 테이블 운용방법을 제안함으로써, 스위치에 연결되는 다양한 라인 카드들이 동일한 ATM 프로토콜 처리기를 사용하고, 각 보드마다 동일한 연결 비교 변환 지연 특성을 가지면서 포트 수를 증가시켜 각 가입자들이 시스템에서 제공하는 멀티캐스팅 서비스의 다양한 서비스를 제공받을 수 있으며, 제안한 연결 테이블 제어방법을 통하여 하나의 ATM 프로토콜 처리기의 OAM 및 신호 처리 창구를 이용하여 각 포트들이 신호 및 OAM 셀을 구분하여 송수신할 수 있는 효과를 가진다.
-
Patent Agency Ranking
公开(公告)号：KR100153946B1
公开(公告)日：1998-11-16
申请号：KR1019950053182
申请日：1995-12-21
IPC: H04L12/933 , H04L12/861 , H04L12/851
Abstract: 본 발명은 20Mhz 이상의 클럭에서 매 클럭마다 입력 데이타 변환부들의 데이타 버스 사용 우선순위를 바꾸면서 각 입력 데이타 변환부의 다음 클럭에서의 상태를 미리 예측하여 입력 데이타 변환부에 입력이 완료된 것들 중에서 우선순위에 따른 데이타 버스 이용 기회를 결정하여 공유메모리로 데이타를 저장할 수 있도록 하고, 공유메모리의 데이타 버스를 입출력이 공유할 수 있도록 하기 위해 데이타 출력에 우선순위를 줄 수 있도록 우선순위 변환 기능과 연속 입출력 기능을 갖는 공유메모리 입출력 버스 중재 장치를 제공하여 우선순위 변환기능과 출력에 항상 가장 높은 우선순위를 보장하여 메모리의 풀이 발생하는 경우에도 메모리에서 출력이 되고 또한 특정 입력만이 메모리에 데이타를 쓰는 것을 막을 수 있도록 구성하였기 때문에 일반적인 SRAM을 이용하여 작은 규모의 다중화 장치 등에 이용할 수 있는 효과가 있다.
-
公开(公告)号：KR100150749B1
公开(公告)日：1998-11-02
申请号：KR1019950048897
申请日：1995-12-12
IPC: H04L12/851 , H04L12/54 , H04L12/761 , H04L12/70
Abstract: 본 발명은 집중형 광대역 망종단 장치에서 일대다중 연결을 위한 ATM 셀 처리 방법에 관한 것으로서, 광대역 종합정보 통신망의 집중형 광대역 망종단 장치에 적용되는 일대다중 연결을 위한 에이티엠(ATM) 셀 처리 방법에 있어서, 셀이 입력되면, 입력된 각 셀에 대하여 연결 인식자를 HEC 필드에 삽입하여 셀의 헤더만을 추출하여 이미 설정된 변환 헤더값과 비교하여 룩업 테이블에 등록된 셀인지를 조사하는 제1단계(200 내지 203); 상기 제1단계(200 내지 203)에서 룩업 테이블에 등록된 셀이 아니면 셀을 폐기하고, 등록된 셀이면 내부 통신용 셀인지를 조사하는 제2단계(204, 205); 및 상기 제2단계(204, 205)에서 내부 통신용 셀이 아니면 HEC에 0x3x를 삽입하여 출력하고, 내부 통신용 셀이면 HEC에 0x0x를 삽입하여 송신셀 처리부3(18)로 전송하는 제3단계(206내지 209)로 이루어진 송신 단계와 셀이 입력되면, 내부 통신용 셀인지를 판단하는 제4단계(300, 301); 상기 제4단계(300,301)에서 내부 통신용 셀이 아니면 HEC에 0xc0를 삽입하고, 내부 통신용 셀이면 HEC에 0x0x를 삽입하여 다중화하여 일대일 연결인지 판단하는 제5단계(302내지 304); 및 상기 제5단계(302내지 304)에서 일대일 연결이 아니면 셀 복사후 해당되는 모든 버퍼에 셀을 라우팅하여 전송하고, 일대일 연결이면 해당 버퍼로 셀을 라우팅하여 전송한 후, 일대다중을 수행하기 위해 연결 인식자를 삽입하여 해당 포트로 출력하는 제6단계(305내지 308)로 이루어진 수신 단계를 포함하여 집중형 망 종단 장치와 같은 소규모 가입자 장치에서 다중화를 먼저 수행하며 HEC 필드를 사용하여 부가적인 하드웨어의 추가없이 일대다중 및 방송형 연결 기능을 수행할 수 있는 효과가 있다.
-
公开(公告)号：KR100126853B1
公开(公告)日：1998-04-01
申请号：KR1019940034513
申请日：1994-12-15
IPC: H04L12/433
Abstract: A channel grouping apparatus for switching ATM multi-channel includes: NBGN(Non-block group network) controller(60) for receiving an initialization signal and a clock signal, and generating a control signal to control each element; 2x1 multiplexer(10) of N for receiving an external input data via N ports, and generating the input data according to a control signal of the NBGN controller(60); RA(Running Adder)(20) for receiving an output data of the 2x1 multiplexer(10), and successively adding the input bits every port by using a serial method; AE(address encoder)(30) for receiving an output data of the RA(20), and generating a port number for a data self-routing without a blocking; and a flip network(40) for performing a self-routing by using a port number generated in the AE(30).
Abstract translation: 用于切换ATM多信道的信道分组装置包括：用于接收初始化信号和时钟信号的NBGN（非块组网络）控制器（60），并产生控制每个元件的控制信号; N的多路复用器（10），用于经由N个端口接收外部输入数据，并根据NBGN控制器（60）的控制信号生成输入数据; RA（运行加法器）（20），用于接收2×1多路复用器（10）的输出数据，并通过使用串行方法连续添加每个端口的输入位; AE（地址编码器）（30），用于接收RA（20）的输出数据，并且生成用于数据自路由而不阻塞的端口号; 以及用于通过使用在AE（30）中生成的端口号来执行自路由的翻转网络（40）。
-
公开(公告)号：KR1019970031260A
公开(公告)日：1997-06-26
申请号：KR1019950040082
申请日：1995-11-07
IPC: H03H7/38
Abstract: 본 발명은 고속신호 전송시스템에서 전송선로의 종단부에 연결되는 정합회로에 있어서, 종래의 다이오드 정합방식과 교류정합방식의 결합을 이용하여 작은 구동전류를 가짐으로 정상상태에서의 전력소모를 줄일 수 있으며, 부하 임피던스의 변화에 대응할 수 있고, 전송된 신호의 논리 천이시 발생되는 오버슈트(overshoot)를 감소시킬 수 있는 고속 백플레인용 복합형 정합회로를 제공하는데 그 목적이 있으며, 이를 달성하기 위한 본 발명은 병렬로 구성되어 한쪽단에 각각 전원전압을 병렬로 입력받는 제1저항수단(1)과 제 2 저항수단(2), 상기 제 1 저항수단(1)의 나머지 다른 단과 상기 제 2 저항수단(2)의 나머지 다른 단 사이에 연결이 되는 제 1 커페시터수단(5), 상기 제 1 저항수단(1)과 연결된 상기 제 1 커페시터수단(5)의 단으로 부터 입력을 받는 제 1 이오드수단(3), 상기 제 1 저항수단(1)과 연결된 상기 제 1 커페시터수단(5)의 단에 출력하는 제2다이오드수단(4), 및 소정의 바이어스전압에 연결된 상기 제 1 다이오드 수단(3)의 출력과 상기 제 2 다이오드수단(4)의 입력이 연결되는 한쪽단이 접지된 제 2 커페시터수단(6)을 구비하며, 이러한 본 발명은 백플레인을 이용하는 고속신호전송 시스템에서 전송선로 양단에 적용할 수 있으며 사용되는 소자들의 결정방법을 제시하므로써 여러 사용자들이 간단히 이용할 수 있어, 점차 고속화 되어가는 시스템의 설계에 있어서 간단하면서도 효율적으로 사용할 수 있는 매우 우수한 효과가 있다.
-
公开(公告)号：KR100116044B1
公开(公告)日：1997-06-05
申请号：KR1019930029595
申请日：1993-12-24
IPC: H04L12/851 , H04L12/861 , H04L12/947 , H04L12/721 , H04L12/70
-
-
-
-
-
-
-
-
-
Search Results
117
records
(took 0.022 seconds)
