-
公开(公告)号：KR1019950021061A
公开(公告)日：1995-07-26
申请号：KR1019930026316
申请日：1993-12-03
IPC: H01L21/331
Abstract: 본 발명은 실리사이드를 이용한 쌍극자 트랜지스터의 제조방법에 관한 것으로서, 종래에 실리콘 쌍극자 트랜지스터 제작시 기생성분인 베이스 전극저항을 줄이기 위하여 본 발명에서 컬렉터인 규소기판(1) 위에 절연막(2)을 형성하고, 그 위에 베이스 단결정박막(3)을 형성하는 공정(a)과, 이 위에 실리사이드 박막(4)을 도포하고, 감광막(5)을 도포하여 에미터-베이스 영역을 형성하는 공정(b)과, 노출된 상기 실리사이드 박막(4)을 습식식각하고 상기 감광막(5)을 제거하는 공정(c,d)과, 상기 실리사이드 박막(4)위에 절연막(6)을 도포하고, 감광막(5)을 이용하여 에미터-베이스를 정의한 후, 절연막(6)을 식각하고 상기 실리사이드 박막(4)을 습식식각하여 베이스 전극을 형성하는 공정(e)을 제공함으로써 제조공정수를 줄여 제조단가를 감소시키며, 응용범위가 넓 은 초고속 소자를 제작할 수가 있다.
-
公开(公告)号：KR1019940016886A
公开(公告)日：1994-07-25
申请号：KR1019920024461
申请日：1992-12-16
IPC: H01L29/73
Abstract: 본 발명은 컴퓨터나 통신기기 등과같은 차세대 고속 정보처리 시스템에서 사용될 수 있는 고속 쌍극자 트랜지스터(high speed bipolar transistor) 및 그 제조방법에 관한 것으로 쌍극자 트랜지스터에 있어서, 불순물이 주입된 기판의 매몰층(1)상에 컬렉터(8)와 베이스(13) 및 에미터(15)가 수직으로 형성되고, 베이스전극(3)이 측면방향으로 베이스(13)와 저항성 접촉을 이루며, 컬렉터(8)와 베이스전극(3) 및 에미터(5)가 자기정렬 되는 것을 특징이다.
-
公开(公告)号：KR1019930015049A
公开(公告)日：1993-07-23
申请号：KR1019910024519
申请日：1991-12-26
IPC: H01L29/68
Abstract: 본 발명은 컴퓨터나 통신기기등 차세대 고속정보처리 시스템에 사용가능한 고속 쌍극자소자(Bipolar device)의 제조방법에 관한 것으로써, 특히 에미터와 베이스를 자기정렬하여 베이스 기생저항과 컬렉터 기생용량이 감소되게 하는 이중 측면절연막을 갖는 쌍극자 트랜지스터 장치의 제조방법에 관한 것이다.
-
公开(公告)号：KR100270332B1
公开(公告)日：2000-10-16
申请号：KR1019970058761
申请日：1997-11-07
Applicant: 한국전자통신연구원
IPC: H01L29/737
Abstract: PURPOSE: A method of manufacturing silicon germanium bipolar transistor is provided to minimize the loss of the transmission signal at the transmission line and the coupling effect, to improve the uniformity of the base resistance in the wafer, and also to reduce the base resistance. CONSTITUTION: On the semiconductor substrate on which the first conductivity type high density impurities are doped, the first semiconductor thin film where the first conductivity type low-density impurities are doped, the second semiconductor thin film(19) where the first conductivity type low-density impurities are doped, and the first insulation layer(20) are successively deposited. The first and the second semiconductor thin film are selectively etched to form at least two adjacent island-shaped patterns. The second insulation layer(21) is formed on each side wall of the two patterns, and a part of the first semiconductor thin film is selectively oxidized to thereby form a heat-oxidation layer(24). The first conductive layer pattern(25) is formed on the first area. The second conductive layer pattern(26) is formed to cover the second area and the second conductive layer pattern. The third insulation layer(27) and the third planarized conductive layer(28) are successively formed thereon and a supporting substrate is adhered to the third conductive layer(28). A silicongermanium thin film pattern(30) is formed to cover the second semiconductor thin film exposed and the first conductive pattern exposed. The fourth open insulation layers(31,32) are formed. The fourth conductive layer pattern(34) is formed to contact to the silicon germanium thin film exposed. The fifth insulation layer is formed(35). A base electrode(37), an emitter electrode(36) and a collector electrode(38) are formed.
Abstract translation: 目的：提供一种制造硅锗双极晶体管的方法，以使传输线上的透射信号的损失和耦合效应最小化，以提高晶片中的基极电阻的均匀性，并且还降低基极电阻。 构成：在第一导电型高密度杂质被掺杂的半导体衬底上掺杂有第一导电型低密度杂质的第一半导体薄膜，第二半导体薄膜（19） 掺杂密度杂质，并且第一绝缘层（20）被依次沉积。 选择性地蚀刻第一和第二半导体薄膜以形成至少两个相邻的岛状图案。 第二绝缘层（21）形成在两个图案的每个侧壁上，并且第一半导体薄膜的一部分被选择性氧化，从而形成热氧化层（24）。 第一导电层图案（25）形成在第一区域上。 形成第二导电层图案（26）以覆盖第二区域和第二导电层图案。 第三绝缘层（27）和第三平坦化导电层（28）依次形成在其上，并且支撑基板粘附到第三导电层（28）。 形成硅硅薄膜图案（30）以覆盖暴露的第二半导体薄膜和暴露的第一导电图案。 形成第四开放绝缘层（31,32）。 第四导电层图案（34）形成为与暴露的硅锗薄膜接触。 形成第五绝缘层（35）。 形成基极（37），发射极（36）和集电极（38）。
-
公开(公告)号：KR100237172B1
公开(公告)日：2000-01-15
申请号：KR1019960065728
申请日：1996-12-14
Applicant: 한국전자통신연구원 , 삼진컴퓨터 주식회사 , 기륭전자 주식회사
IPC: H01L21/30
Abstract: 본 발명은 다이아몬드 박막을 사용한 이종접합 반도체 기판 및 제조방법에 관한 것으로, 다이아몬드박막이 반도체기판위에 있는 구조나, 추가적으로 다이아몬드박막위에 반도체박막이 있는 구조거나, 더 나아가 능동소자영역이 다이아몬드박막으로 격리되고 필드영역이 다이아몬드로 되어 있는 형태의 기판 구조를 갖는 이종접합 반도체 기판 및 그 제조방법에 관한 것이다.
-
Patent Agency Ranking
公开(公告)号：KR100218668B1
公开(公告)日：1999-09-01
申请号：KR1019960065727
申请日：1996-12-14
Applicant: 한국전자통신연구원 , 삼진컴퓨터 주식회사 , 기륭전자 주식회사
IPC: H01L21/328
CPC classification number: H01L29/0649 , H01L29/0821 , H01L29/66265 , H01L29/66272
Abstract: 본 발명은 바이폴라 소자의 컬렉터 장치 및 그 제조 방법에 관한 것으로 수평 구조 컬렉터가 매몰산화막에 의해 기판과 격리되게 하고, 매몰컬렉터 또한 컬렉터와 수평적으로 연결되도록 하여, 고출력화를 위한 고항복전압화와 동시에 고속화를 이룰 수 있는 바이폴라 소자의 컬렉터 장치 및 그 제조방법에 관한 것이다.
-
公开(公告)号：KR100205017B1
公开(公告)日：1999-07-01
申请号：KR1019950052690
申请日：1995-12-20
IPC: H01L29/70
CPC classification number: H01L29/66242 , H01L29/0821 , H01L29/7371 , Y10S148/05 , Y10S148/072
Abstract: 본 발명은 바이폴러 트랜지스터의 제조방법에 있어서, 저심도랑과 폴리실리콘 측벽막 형성공정, 자기정렬된 컬렉터-베이스 형성 공정, 및 선택적 컬렉터 이온주입에 의한 선택적 컬렉터 영역 형성공정이 개별적인 마스크의 사용없이 하나의 마스크에 의해 수행되므로 제작이 용이하며, 소자간의 격리를 위해 저심 도랑을 사용함으로써, 격리공정이 단순하며 용이할 뿐만 아니라 베이스 기생저항의 증가가 상기 저심도랑 상부에 형성된 다결정 규소 측벽막에 의해 방지되고, 상기 저심도랑에 의해 다결정 규소 측벽막 밑의 기생용량 형성이 방지된다.
-
公开(公告)号：KR1019990038945A
公开(公告)日：1999-06-05
申请号：KR1019970058837
申请日：1997-11-07
Applicant: 한국전자통신연구원
IPC: H01L29/70
Abstract: 본 발명은 쌍극자 트랜지스터의 컬렉터가 형성될 부분을 산화막으로 정의하고 산화막 위로 컬렉터 단결정 박막이 과성장되도록 두껍게 실리콘 단결정 박막을 성장한 다음 소정의 두께가 남도록 과성장된 컬렉터 단결정 박막을 에치백(etch back)하고, 질화막으로 컬렉터 단결정 박막을 마스킹하고 산화막을 습식식각하여 제거한후, 노출된 컬렉터 단결정 박막의 표면에 수백 Å 두께의 열산화막을 성장하고 다시 제거하여 산화막과 컬렉터 단결정 박막사이의 결정 결함을 제거한 다음, 필드 산화막을 성장함으로써 필드 산화막과 컬렉터 단결정 박막의 계면 특성을 개선하였다.
따라서 본 발명은 베이스와 컬렉터간의 누설전류가 감소되고 컬렉터 단결정 박막상에 베이스 단결정 박막을 성장함으로서 양질의 얇은 베이스 단결정 박막의 형성이 가능할 뿐아니라 필드 산화막 위에 비활성 베이스를 형성할 수 있어 베이스-컬렉터간의 접합용량이 감소되어 트랜지스터의 속도 특성이 향상된다.-
公开(公告)号：KR1019990031191A
公开(公告)日：1999-05-06
申请号：KR1019970051813
申请日：1997-10-09
Applicant: 한국전자통신연구원
IPC: H01L29/70
Abstract: 본 발명은 자기정렬 쌍극자 트랜지스터 장치 및 그 제조방법에 관한 것으로서, 컬렉터-베이스간을 자기 정렬하여 컬렉터-베이스간의 기생용량 및 베이스 기생저항을 크게 감소시켜 소자의 고주파 대역에서의 동작 특성을 개선하며, 소자격리 및 국부열산화막을 이용한 컬렉터-베이스 격리 공정 등을 제거하여 소자가 보다 더 고 집적화되고, 규소산화막 및 다결정규소박막을 기계화학적 연마 공정을 이용하여 공정을 보다 더 간단화하였으며, 규소산화막상에 일부 노출된 소자 활성영역 위에 규소/규소게르마늄결정박막을 성장시 박막의 두께 및 불순물 등의 불균일성이 발생하는 문제를 규소/규소게르마늄 이종접합 베이스 박막을 실리콘기판상에서 성장되도록 함으로써, 소자공정의 재현성 및 신뢰성을 향상시키고, 베이스 및 에미터 전극용 다결정� �소를 증착 시 원 위치에 분순물을 도핑시켜 불순물농도를 증가시킴으로써 전극의 기생저항 성분을 감소시켜 소자의 속도를 개선시키는 효과를 가진다.
-
公开(公告)号：KR1019980045419A
公开(公告)日：1998-09-15
申请号：KR1019960063601
申请日：1996-12-10
IPC: H01L29/737
Abstract: 본 발명은 선택적 박막 성장법을 이용하여 베이스링커를 먼저 형성하고 베이박막을 형성함으로써, 베이스박막의 두께를 얇게형성할 수 있도록한 바이폴라 트랜지스터 제조방법을 개시한다.
본 발명에 따르면 활성영역을 정의하는 개구를 형성한 후, 개구의 측벽에 제 1,2측벽절연막을 형성하고, 상기 제 2 측벽절연막을 식각마스크로 이용하여 기판의 상측에 형성된 제 1 절연막을 상기 개구의 폭보다 넓은 폭으로 측면식각시켜 개구의 하부측면에 베이스링커부를 형성하고, 이 부분에 도전 물질을 채워넣은 후, 기판상에 에피택셜 베이스박막을 형성한다.
따라서, 본 발명은 베이스 링커를 먼저 형성하고, 베이스박막을 형성하므로 베이스박막의 두께 제약이 없어 고속·고주파 특성을 요구하는 바이폴라 트랜지스터를 제조할 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
126
records
(took 0.025 seconds)
