公开(公告)号：GB2495363A

公开(公告)日：2013-04-10

申请号：GB201213326

申请日：2012-07-26

Applicant: IBM

Inventor： GSCHWIND MICHAEL KARL ,  SALAPURA VALENTINA

IPC: G06F9/30 ,  G06F9/34

Abstract: A processor fetches two instructions, one following the other. The first specifies a location to store its result. The second specifies the same location to obtain one operand. In addition, the second specifies another operand. If processor determines that the first instruction is a prefix instruction, it executes the instructions without storing the result of the first instruction in the specified location. The location may be a register, such as an architected register, which may be a general purpose register or a floating point register. Alternatively, the location may be in main memory. The first and second instructions may use immediate values. In this case, executing the instructions may involve concatenating the immediate values from the two instructions. The processor may determine whether there is an interrupt between executing the two instructions. The instructions may be combined to form a single instruction.

公开(公告)号：GB2495362A

公开(公告)日：2013-04-10

申请号：GB201213322

申请日：2012-07-26

Applicant: IBM

Inventor： SALAPURA VALENTINA ,  GSCHWIND MICHAEL KARL

IPC: G06F9/38 ,  G06F9/30

Abstract: Two instructions are identified. The target operand of the first instruction is a source operand of the second instruction. If this operand is not used again, then the two instructions are combined into a single instruction. The instructions may apply an immediate operand to a register operand. One instruction may apply an immediate operand to the most significant bits and the other instruction may apply another immediate operand to the least significant bits. If the immediate operand applied to the least significant bits is a negative sign extended value, then a one is subtracted from the immediate operand applied to the most significant bits. The first instruction may be retained and executed out of order.

公开(公告)号：MX378545B

公开(公告)日：2025-03-06

申请号：MX2016011905

申请日：2016-09-13

Applicant: IBM

Inventor： BUSABA FADI YUSUF ,  CAIN III HAROLD WADE ,  JACOBI CHRISTIAN ,  GSCHWIND MICHAEL KARL ,  SCHWARZ ERIC MARK ,  SLEGEL TIMOTHY ,  SALAPURA VALENTINA

IPC: G06F12/0815 ,  G06F9/38 ,  G06F9/46

Abstract: Las modalidades se relacionan con la implementación de un protocolo de coherencia. Un aspecto incluye enviar una petición de datos a un procesador remoto y recibir por medio de un procesador una respuesta del procesador remoto. La respuesta tiene un estado de transición de una transacción remota en el procesador remoto. El procesador agrega el estado de transacción de la transacción remota en el procesador remoto en la tabla de seguimiento de interferencia de transacción local.

公开(公告)号：DE112018004364B4

公开(公告)日：2021-08-26

申请号：DE112018004364

申请日：2018-11-02

Applicant: IBM

Inventor： GSCHWIND MICHAEL KARL ,  SALAPURA VALENTINA

IPC: G06F12/00 ,  G11C8/00

Abstract: Computerprogrammprodukt zum Vereinfachen einer Verarbeitung in einer Datenverarbeitungsumgebung (100), wobei das Computerprogrammprodukt aufweist:mindestens ein durch einen Computer lesbares Speichermedium, das durch mindestens eine Verarbeitungsschaltung lesbar ist und Anweisungen zum Ausführen eines Verfahrens speichert, das aufweist:ein Erhalten (3100) einer Identifizierung eines arbeitsspeicherinternen Konfigurationsstatusregisters (1406), für das Arbeitsspeicher (106) zugewiesen ist, wobei das arbeitsspeicherinterne Konfigurationsstatusregister(1406) ein Register (30) ist, das speziell für eine bestimmte Operation konfiguriert ist, und wobei das arbeitsspeicherinterne Konfigurationsstatusregister (1406) ein arbeitsspeicherinternes Konfigurationsstatusregister (1406) aus einer Vielzahl von arbeitsspeicherinternen Konfigurationsstatusregistern (1406) ist, die für die bestimmte Operation verwendet werden, wobei die Vielzahl von arbeitsspeicherinternen Konfigurationsstatusregistern (1406), die für die bestimmte Operation verwendet werden, ein oder mehrere arbeitsspeicherinterne Konfigurationsstatusregister (1406) für die bestimmte Operation umfasst, die nicht fortlaufende Registernummern zu einem oder mehreren anderen arbeitsspeicherinternen Konfigurationsstatusregistern (1406) für die bestimmte Operation haben, wobei die Vielzahl von arbeitsspeicherinternen Konfigurationsstatusregistern (1406) auf Grundlage der Verwendung für die bestimmte Operation im Arbeitsspeicher (106) zusammen gruppiert werden, und wobei die bestimmte Operation eine Verzweigungsbearbeitung auf Grundlage von Ereignissen umfasst;ein Bestimmen (3102), auf Grundlage der Identifizierung, eines Versatzes (2128) in den Arbeitsspeicher (106), an dem das arbeitsspeicherinterne Konfigurationsstatusregister (1406) gespeichert ist, wobei der Versatz (2128) dem arbeitsspeicherinternen Konfigurationsstatusregister (1406) auf Grundlage der bestimmten Operation zugewiesen (3104) wird, für welche das arbeitsspeicherinterne Konfigurationsstatusregister (1406) konfiguriert ist; undein Zugreifen (3106) auf das arbeitsspeicherinterne Konfigurationsstatusregister (1406) unter Verwendung von mindestens dem Versatz (2128).

公开(公告)号：ES2764954T3

公开(公告)日：2020-06-05

申请号：ES15710158

申请日：2015-03-11

Applicant: IBM

Inventor： SCHWARZ ERIC ,  BUSABA FADI ,  GSCHWIND MICHAEL KARL ,  SLEGEL TIMOTHY ,  SALAPURA VALENTINA ,  JACOBI CHRISTIAN ,  CAIN III HAROLD

IPC: G06F12/0815 ,  G06F9/30 ,  G06F9/38 ,  G06F9/46

Abstract: Un método implementado por ordenador para implementar un protocolo de coherencia, comprendiendo el método: enviar (1705), por un procesador (112a) solicitante, una solicitud de datos a un procesador remoto, siendo dicha solicitud por una transacción solicitante que se ejecuta en el procesador (112a) solicitante que envía la solicitud; recibir (1710), por el procesador solicitante, una respuesta del procesador remoto, incluyendo la respuesta un estado de transacción de una transacción remota en el procesador remoto, en el que el estado de transacción recibido en la respuesta del procesador remoto incluye: un tipo de interferencia en el procesador remoto provocada por la transacción solicitante que se ejecuta en el procesador solicitante, un número de ciclos de reloj de trabajo que se han realizado por la transacción remota antes de que se aborte en el procesador remoto, o una indicación de si se provocó una restauración en el procesador remoto enviando la solicitud al procesador remoto; y añadir (1715), por el procesador solicitante, el estado de transacción de la transacción remota en el procesador remoto en una tabla (1350a) de rastreo de interferencia de transacción; en el que el procesador solicitante es un procesador separado del procesador remoto.

公开(公告)号：DE112018003578T5

公开(公告)日：2020-04-02

申请号：DE112018003578

申请日：2018-08-07

Applicant: IBM

Inventor： GSCHWIND MICHAEL KARL ,  SALAPURA VALENTINA

IPC: G06F9/30

Abstract: Ein bei einer registerindirekten Verzweigung zu verwendender Wert wird vorhergesagt und gleichzeitig an einem ausgewählten Speicherort gespeichert, auf den eine oder mehrere Instruktionen zugreifen können. Der Wert kann eine Zieladresse sein, die von einer indirekten Verzweigung verwendet wird, und der ausgewählte Speicherort kann ein Hardware-Register sein, das eine gleichzeitige Vorhersage von Verzweigungsadressen und die Aktualisierung des Registerinhaltes bereitstellt.

公开(公告)号：DE112018003586T5

公开(公告)日：2020-03-26

申请号：DE112018003586

申请日：2018-09-18

Applicant: IBM

Inventor： GSCHWIND MICHAEL KARL ,  SALAPURA VALENTINA

IPC: G06F9/44

Abstract: Eine Instruktion „Inhaltsverzeichnis- (TOC) Register einrichten“. Eine Instruktion zum Bereitstellen eines Zeigers auf eine Referenzdatenstruktur, wie beispielsweise ein TOC, wird durch einen Prozessor erhalten und ausgeführt. Das Ausführen enthält ein Bestimmen eines Werts für den Zeiger auf die Referenzdatenstruktur und ein Speichern des Werts in einem Speicherort (z.B. einem Register), der durch die Instruktion angegeben wird.

公开(公告)号：DE112017005131T5

公开(公告)日：2019-08-01

申请号：DE112017005131

申请日：2017-10-05

Applicant: IBM

Inventor： SCHENFELD EUGEN ,  BIVENS JOHN ALAN ,  MAHINDRU RUCHI ,  DAS KOUSHIK ,  LI MIN ,  RAMASAMY HARIGOVIND VENKATRAJ ,  RUAN YAOPING ,  SALAPURA VALENTINA

IPC: G06F15/16

Abstract: Zur Leistungsverwaltung in einem disaggregierten Datenverarbeitungssystem wird eine Gruppe von ursprünglichen elektrischen Leistungspegeln gemäß einer vorhergesagten gewünschten Arbeitslast zuordnet, wobei die Gruppe von ursprünglichen Leistungspegeln sich zu einem ursprünglichen kollektiven vertraglich festgelegten Leistungspegel aggregiert. Elektrische Leistung wird zu jeweiligen Prozessorkernen in der Gruppe von Prozessorkernen dynamisch zuordnet, um eine Kapazität zum Ausführen einer kollektiven geforderten Arbeitslast zu erzeugen, wobei die elektrische Leistung für die Gruppe von Prozessorkernen bis zu einem annähernd konstanten elektrischen Leistungspegel innerhalb eines Schwellenwerts des ursprünglichen kollektiven vertraglich festgelegten elektrischen Leistungspegels aufrechterhalten wird.

公开(公告)号：DE112017000629T5

公开(公告)日：2018-10-31

申请号：DE112017000629

申请日：2017-03-09

Applicant: IBM

Inventor： SCHENFELD EUGEN ,  BIVENS JOHN ALAN ,  DAS KOUSHIK ,  LI MIN ,  MAHINDRU RUCHI ,  RAMASAMY HARIGOVIND VENKATRAJ ,  RUAN YAOPING ,  SALAPURA VALENTINA

IPC: G06F12/00

Abstract: Ein Arbeitsspeicher-Verwaltungsdienst belegt einen konfigurierbaren Teil eines Gesamt-Arbeitsspeichersystems in einer disaggregierten Datenverarbeitungsumgebung. Der Dienst stellt über den Pool von realem Arbeitsspeicher, auf den das System zugreifen kann, optimierte Datenorganisationsfähigkeiten bereit. Der Dienst ermöglicht die Realisierung verschiedener Arten von Datenspeichern in Hardware, z.B. auf einer Ebene der Datenstruktur. Eine Speicherkapazitätseinsparung wird ermöglicht, indem wiederverwendbare Hochleistungs-Datenstruktur-Realisierungen über den gesamten Arbeitsspeicher-Pool hinweg erzeugt und verwaltet werden, und indem anschließend anhand von Analysen (z.B. Multi-Tenant-Ähnlichkeit und Duplikaterkennung) ermittelt wird, wann Datenorganisationen verwendet werden sollten. Der Dienst kann außerdem Arbeitsspeicher an verschiedenen Datenstrukturen neu ausrichten, die mit Blick auf Datennutzungs- und Datenverteilungsmuster womöglich effizienter sind. Vorteilhafterweise verwaltet der Dienst zudem auch automatisierte Sicherungen auf effiziente Art.

公开(公告)号：DE112016005571T5

公开(公告)日：2018-08-16

申请号：DE112016005571

申请日：2016-12-23

Applicant: IBM

Inventor： GSCHWIND MICHAEL KARL ,  DUVALSAINT KARL ,  SALAPURA VALENTINA

IPC: G06F11/00 ,  G06F21/52

Abstract: Eine Korrumpierung von Programmstapeln wird erkannt, indem in den Programmstapeln platzierte Sicherheitswörter verwendet werden. Eine auf einem Prozessor ausgeführte aufgerufene Routine prüft ein Sicherheitswort in einem Stapel einer aufrufenden Routine. Das Prüfen ermittelt, ob das Sicherheitswort einen erwarteten Wert besitzt. Auf Grundlage eines Feststellens, dass das Sicherheitswort einen unerwarteten Wert besitzt, wird eine Anzeige einer Korrumpierung des Stapels bereitgestellt. Manche Routinen unterstützen jedoch unter Umständen keine Verwendung von Sicherheitswörtern. Somit können Routinen, die miteinander verknüpft sind, unterschiedliche Schutzfähigkeiten besitzen. Eine Ermittlung wird bezüglich unterschiedlichen Schutzfähigkeiten vorgenommen, eine Anzeige von selbigen wird bereitgestellt, und die Routinen werden ausgeführt, ohne aufgrund der unterschiedlichen Schutzfähigkeiten fehlzuschlagen.