公开(公告)号：KR101434039B1

公开(公告)日：2014-08-25

申请号：KR1020120121229

申请日：2012-10-30

Applicant: 삼성전기주식회사

Inventor： 김광수 ,  손영호 ,  서범석 ,  박민규 ,  이영기

IPC: H01L23/48

CPC classification number: H01L24/25 ,  H01L23/3107 ,  H01L23/4334 ,  H01L23/49531 ,  H01L23/49575 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/20 ,  H01L24/24 ,  H01L24/32 ,  H01L24/48 ,  H01L24/82 ,  H01L25/162 ,  H01L25/165 ,  H01L25/18 ,  H01L2224/2101 ,  H01L2224/2105 ,  H01L2224/211 ,  H01L2224/2201 ,  H01L2224/221 ,  H01L2224/2402 ,  H01L2224/24137 ,  H01L2224/24226 ,  H01L2224/2501 ,  H01L2224/25105 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/73267 ,  H01L2224/82105 ,  H01L2924/00014 ,  H01L2924/15153 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 본 발명은 전력 반도체 모듈 및 전력 반도체 제조 방법에 관한 것으로서, 본 발명의 일 구현예에 따른 전력 반도체 모듈은, 리드 프레임, 절연층에 형성된 회로 배선을 구비한 베이스 기판, 상기 회로 배선에 접촉하여 배치된 복수의 전력 반도체 소자들, 및 복수의 기판들을 적층하여 형성되고, 내부에 형성된 도전성의 커넥트 라인을 이용하여 상기 전력 반도체 소자들과 상기 리드 프레임을 전기적으로 연결시키는 다층 기판을 포함한다.

公开(公告)号：KR1020140055017A

公开(公告)日：2014-05-09

申请号：KR1020120121229

申请日：2012-10-30

Applicant: 삼성전기주식회사

Inventor： 김광수 ,  손영호 ,  서범석 ,  박민규 ,  이영기

IPC: H01L23/48

CPC classification number: H01L24/25 ,  H01L23/3107 ,  H01L23/4334 ,  H01L23/49531 ,  H01L23/49575 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/20 ,  H01L24/24 ,  H01L24/32 ,  H01L24/48 ,  H01L24/82 ,  H01L25/162 ,  H01L25/165 ,  H01L25/18 ,  H01L2224/2101 ,  H01L2224/2105 ,  H01L2224/211 ,  H01L2224/2201 ,  H01L2224/221 ,  H01L2224/2402 ,  H01L2224/24137 ,  H01L2224/24226 ,  H01L2224/2501 ,  H01L2224/25105 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/73267 ,  H01L2224/82105 ,  H01L2924/00014 ,  H01L2924/15153 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: The present invention relates to a power semiconductor module and a manufacturing method thereof. A power semiconductor module according to an embodiment of the present invention includes a lead frame, a base substrate which comprises a circuit line formed on an insulating layer, a plurality of power semiconductor devices which touch the circuit line, and a multilayer substrate which is formed by stacking a plurality of substrates and electrically connects the lead frame and the power semiconductor devices by using a conductive connect line formed in an inner part.

Abstract translation: 功率半导体模块及其制造方法技术领域本发明涉及功率半导体模块及其制造方法。 根据本发明的实施例的功率半导体模块包括引线框架，基底基板，其包括形成在绝缘层上的电路线，接触电路线的多个功率半导体器件和形成的多层基板 通过堆叠多个基板并且通过使用形成在内部中的导电连接线来将引线框架和功率半导体器件电连接。

公开(公告)号：TWI563629B

公开(公告)日：2016-12-21

申请号：TW100134366

申请日：2011-09-23

Applicant: 英特爾公司 ,  INTEL CORPORATION

Inventor： 拿拉 拉維K ,  NALLA, RAVI K. ,  馬努沙羅 馬修J ,  MANUSHAROW, MATHEW J. ,  馬拉特卡 佩莫德 ,  MALATKAR, PRAMOD

IPC: H01L25/065 ,  H01L21/60 ,  H01L21/56 ,  H01L23/498 ,  H01L23/31 ,  H01L23/538

CPC classification number: H01L21/568 ,  H01L21/6835 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/5389 ,  H01L24/13 ,  H01L24/16 ,  H01L24/19 ,  H01L24/20 ,  H01L24/24 ,  H01L24/25 ,  H01L24/82 ,  H01L24/93 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/19 ,  H01L2224/20 ,  H01L2224/21 ,  H01L2224/2101 ,  H01L2224/211 ,  H01L2224/22 ,  H01L2224/2201 ,  H01L2224/221 ,  H01L2224/24011 ,  H01L2224/24146 ,  H01L2224/251 ,  H01L2224/25105 ,  H01L2224/2518 ,  H01L2224/73267 ,  H01L2224/82005 ,  H01L2224/821 ,  H01L2224/82101 ,  H01L2224/82106 ,  H01L2224/93 ,  H01L2225/06524 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01057 ,  H01L2924/014 ,  H01L2924/12042 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2224/82 ,  H01L2221/68304 ,  H01L2924/00

公开(公告)号：TW201222774A

公开(公告)日：2012-06-01

申请号：TW100134366

申请日：2011-09-23

Applicant: 英特爾公司

Inventor： 拿拉 拉維K ,  馬努沙羅 馬修J ,  馬拉特卡 佩莫德

IPC: H01L

CPC classification number: H01L21/568 ,  H01L21/6835 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/5389 ,  H01L24/13 ,  H01L24/16 ,  H01L24/19 ,  H01L24/20 ,  H01L24/24 ,  H01L24/25 ,  H01L24/82 ,  H01L24/93 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/19 ,  H01L2224/20 ,  H01L2224/21 ,  H01L2224/2101 ,  H01L2224/211 ,  H01L2224/22 ,  H01L2224/2201 ,  H01L2224/221 ,  H01L2224/24011 ,  H01L2224/24146 ,  H01L2224/251 ,  H01L2224/25105 ,  H01L2224/2518 ,  H01L2224/73267 ,  H01L2224/82005 ,  H01L2224/821 ,  H01L2224/82101 ,  H01L2224/82106 ,  H01L2224/93 ,  H01L2225/06524 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01057 ,  H01L2924/014 ,  H01L2924/12042 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2224/82 ,  H01L2221/68304 ,  H01L2924/00

Abstract: 文中係說明用於形成一個微電子封裝結構的數種方法和由此形成的相關聯結構。那些方法可包括嵌入在一個無核心基體中的一個晶粒，其中有一種模化合物環繞此晶粒，並且其中此晶粒包含在晶粒之第一側上的數個TSV連接部和在第二側上的數個C4接墊、在模化合物之第一側和第二側上的一介電材料；以及連接至C4接墊和至TSV接墊的數個互連結構。本發明的數個實施例更進一步包括形成當中有複數個晶粒在無PoP陸塊的情況下被完全嵌入在一個BBUL封裝體中的封裝結構。

Abstract in simplified Chinese: 文中系说明用于形成一个微电子封装结构的数种方法和由此形成的相关联结构。那些方法可包括嵌入在一个无内核基体中的一个晶粒，其中有一种模化合物环绕此晶粒，并且其中此晶粒包含在晶粒之第一侧上的数个TSV连接部和在第二侧上的数个C4接垫、在模化合物之第一侧和第二侧上的一介电材料；以及连接至C4接垫和至TSV接垫的数个互链接构。本发明的数个实施例更进一步包括形成当中有复数个晶粒在无PoP陆块的情况下被完全嵌入在一个BBUL封装体中的封装结构。