公开(公告)号：CN103119711B

公开(公告)日：2018-01-02

申请号：CN201180045470.4

申请日：2011-09-26

Applicant: 英特尔公司

Inventor： R·K·纳拉 ,  M·J·曼努沙洛 ,  P·马拉特卡

IPC: H01L23/48 ,  H01L23/12 ,  H01L23/485

CPC classification number: H01L21/568 ,  H01L21/6835 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/5389 ,  H01L24/13 ,  H01L24/16 ,  H01L24/19 ,  H01L24/20 ,  H01L24/24 ,  H01L24/25 ,  H01L24/82 ,  H01L24/93 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/19 ,  H01L2224/20 ,  H01L2224/21 ,  H01L2224/2101 ,  H01L2224/211 ,  H01L2224/22 ,  H01L2224/2201 ,  H01L2224/221 ,  H01L2224/24011 ,  H01L2224/24146 ,  H01L2224/251 ,  H01L2224/25105 ,  H01L2224/2518 ,  H01L2224/73267 ,  H01L2224/82005 ,  H01L2224/821 ,  H01L2224/82101 ,  H01L2224/82106 ,  H01L2224/93 ,  H01L2225/06524 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01057 ,  H01L2924/014 ,  H01L2924/12042 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2224/82 ,  H01L2221/68304 ,  H01L2924/00

Abstract: 描述了形成微电子封装结构的方法和由此形成的相关结构。那些方法可包括形成嵌入在无芯衬底中的管芯，其中模制复合物围住管芯并且管芯包括：在管芯第一侧上的TSV连接和在管芯第二侧上的C4焊盘，在模制复合物的第一侧和第二侧上的介电材料，以及耦合至C4焊盘和TSV焊盘的互连结构。各实施例进一步包括形成封装结构，其中多个管芯被完全地嵌入到BBUL封装件内而没有PoP焊点。

公开(公告)号：CN105719978A

公开(公告)日：2016-06-29

申请号：CN201610302068.4

申请日：2016-05-09

Applicant: 中芯长电半导体(江阴)有限公司

Inventor： 汤红 ,  林正忠

IPC: H01L21/60 ,  H01L21/768 ,  H01L23/52 ,  H01L23/522

CPC classification number: H01L24/10 ,  H01L21/768 ,  H01L23/52 ,  H01L23/522 ,  H01L24/11 ,  H01L24/14 ,  H01L24/20 ,  H01L2224/111 ,  H01L2224/1401 ,  H01L2224/2201

Abstract: 本发明提供一种近间距铜针封装结构及其制备方法，所述近间距铜针封装结构包括：芯片；以及铜针结构，通过焊接固定连接于所述芯片之上，各铜针结构表面包覆有扩散阻挡层，各铜针的上端回流形成有金属凸块。本发明先采用惰性金属包覆铜丝，然后将铜丝分离成大量的铜针，接着将铜针直接插入至芯片需要制作铜柱凸块的位置，以代替传统采用电镀制作铜柱的工艺，大大的节省了工艺时间和工艺成本。铜针表面包覆有惰性金属保护层，可以降低铜原子的扩散，从而缩短铜柱凸块之间的距离，大大提高了铜引脚封装堆栈的能力。本发明工艺及结构简单，可以有效提高芯片性能，在半导体封装领域具有广泛的应用前景。

公开(公告)号：CN106783778A

公开(公告)日：2017-05-31

申请号：CN201710030404.9

申请日：2017-01-17

Applicant: 中芯长电半导体(江阴)有限公司

Inventor： 何志宏 ,  林正忠 ,  仇月东

IPC: H01L23/48 ,  H01L21/60

CPC classification number: H01L23/481 ,  H01L24/19 ,  H01L24/20 ,  H01L2224/2201 ,  H01L2224/221 ,  H01L2224/225

Abstract: 本发明提供一种塑封材料过孔及其填充方法，所述填充方法包括S1：提供一金属焊盘结构，并在所述金属焊盘结构上表面形成塑封材料层；S2：在对应金属焊盘位置的塑封材料层上形成开口，并在所述开口的内表面形成阻挡层，其中，所述金属焊盘上方保留有预定厚度的塑封材料层作为保护层；S3：去除所述开口底部的阻挡层及保护层，暴露出所述金属焊盘；S4：在所述阻挡层表面及金属焊盘上表面形成种子层，并在所述种子层表面依次形成金属层和聚合物层。通过本发明提供的塑封材料过孔及其填充方法，解决了现有技术中没有有效地填充塑封材料过孔方法的问题。

公开(公告)号：CN102763494B

公开(公告)日：2015-11-25

申请号：CN201080064300.6

申请日：2010-12-17

Applicant: 施韦策电子公司

Inventor： T.哥特瓦尔德 ,  A.纽曼

IPC: H05K3/46 ,  H01L21/48

CPC classification number: H05K1/186 ,  H01L21/4846 ,  H01L21/486 ,  H01L21/568 ,  H01L21/6835 ,  H01L23/3107 ,  H01L23/5389 ,  H01L24/11 ,  H01L24/13 ,  H01L24/19 ,  H01L24/20 ,  H01L2221/68304 ,  H01L2221/68327 ,  H01L2221/6835 ,  H01L2221/68363 ,  H01L2221/68381 ,  H01L2224/1134 ,  H01L2224/12105 ,  H01L2224/13144 ,  H01L2224/16225 ,  H01L2224/2101 ,  H01L2224/211 ,  H01L2224/214 ,  H01L2224/2201 ,  H01L2224/221 ,  H01L2224/224 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/9202 ,  H01L2924/00011 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/0102 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01044 ,  H01L2924/01047 ,  H01L2924/01061 ,  H01L2924/01068 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01087 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/12042 ,  H05K1/189 ,  H05K3/205 ,  H05K3/429 ,  H05K3/4602 ,  H05K3/462 ,  H05K2201/0355 ,  H05K2201/0367 ,  H05K2201/10977 ,  H05K2203/063 ,  H05K2203/1469 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2224/83851

Abstract: 本发明涉及用于制造导体结构元件的方法，所述方法带有如下步骤：提供刚性载体（12），在刚性载体（12）上电镀沉积铜覆层（14），将导体图形结构（16）施加在铜覆层（14）上然后装配可能的部件，将载体与至少一个电绝缘位层（24、28）层压，清除刚性载体（12），至少这样地部分去除刚性载体（12）的剩余铜覆层（14），使得导体图形结构（16、14、42）显露出来。

公开(公告)号：CN102254858B

公开(公告)日：2015-11-25

申请号：CN201110130824.7

申请日：2011-05-17

Applicant: ST微电子(格勒诺布尔2)有限公司

Inventor： 埃里克·索吉尔

IPC: H01L21/768 ,  H01L21/60 ,  H01L21/56 ,  H01L23/488 ,  H01L23/485 ,  H01L23/31

CPC classification number: H01L25/0657 ,  H01L21/56 ,  H01L21/563 ,  H01L21/568 ,  H01L23/481 ,  H01L23/5389 ,  H01L24/16 ,  H01L24/81 ,  H01L24/96 ,  H01L25/50 ,  H01L2224/02379 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/13025 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/2201 ,  H01L2224/221 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/73209 ,  H01L2224/73259 ,  H01L2224/9202 ,  H01L2224/96 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/01033 ,  H01L2924/14 ,  H01L2224/81 ,  H01L2924/00

Abstract: 一种用于制造半导体器件的方法和包括具有通孔的芯片的半导体器件，其中：第一晶圆(32)，包括至少一个第一集成电路芯片(2)和围绕该第一芯片的支撑层(7)，第一晶圆(32)的前面包括第一支撑层的前面和第一芯片的有源侧；第一电连接层(33)，被放置在所述第一晶圆的前面，并且包括第一电连接网络(12)；第二晶圆(34)，被放置在第一电连接层的前面，并且包括至少一个第二集成电路芯片(14a)和围绕该第二芯片的支撑层(21a)，所述第二芯片具有位于第一电连接层侧的有源侧以及填充有导体以形成电连接通孔(25)的透孔(24)；以及第二电连接层(35)，被放置在所述第二晶圆上，并且包括第二电连接网络(27)。

公开(公告)号：CN102763494A

公开(公告)日：2012-10-31

申请号：CN201080064300.6

申请日：2010-12-17

Applicant: 施韦策电子公司

Inventor： T.哥特瓦尔德 ,  A.纽曼

IPC: H05K3/46 ,  H01L21/48

CPC classification number: H05K1/186 ,  H01L21/4846 ,  H01L21/486 ,  H01L21/568 ,  H01L21/6835 ,  H01L23/3107 ,  H01L23/5389 ,  H01L24/11 ,  H01L24/13 ,  H01L24/19 ,  H01L24/20 ,  H01L2221/68304 ,  H01L2221/68327 ,  H01L2221/6835 ,  H01L2221/68363 ,  H01L2221/68381 ,  H01L2224/1134 ,  H01L2224/12105 ,  H01L2224/13144 ,  H01L2224/16225 ,  H01L2224/2101 ,  H01L2224/211 ,  H01L2224/214 ,  H01L2224/2201 ,  H01L2224/221 ,  H01L2224/224 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/9202 ,  H01L2924/00011 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/0102 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01044 ,  H01L2924/01047 ,  H01L2924/01061 ,  H01L2924/01068 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01087 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/12042 ,  H05K1/189 ,  H05K3/205 ,  H05K3/429 ,  H05K3/4602 ,  H05K3/462 ,  H05K2201/0355 ,  H05K2201/0367 ,  H05K2201/10977 ,  H05K2203/063 ,  H05K2203/1469 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2224/83851

Abstract: 本发明涉及用于制造导体结构元件的方法，所述方法带有如下步骤：提供刚性载体（12），在刚性载体（12）上电镀沉积铜覆层（14），将导体图形结构（16）施加在铜覆层（14）上然后装配可能的部件，将载体与至少一个电绝缘位层（24、28）层压，清除刚性载体（12），至少这样地部分去除刚性载体（12）的剩余铜覆层（14），使得导体图形结构（16、14、42）显露出来。

公开(公告)号：CN102714188A

公开(公告)日：2012-10-03

申请号：CN201180006151.2

申请日：2011-01-21

Applicant: 三洋电机株式会社

Inventor： 中里真弓 ,  齐藤浩一

IPC: H01L23/12 ,  H01L21/301 ,  H01L21/56

CPC classification number: H01L23/3114 ,  H01L21/561 ,  H01L21/568 ,  H01L21/6836 ,  H01L23/3135 ,  H01L23/49816 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/20 ,  H01L24/96 ,  H01L2221/68336 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/13022 ,  H01L2224/13024 ,  H01L2224/131 ,  H01L2224/2101 ,  H01L2224/215 ,  H01L2224/2201 ,  H01L2224/221 ,  H01L2224/97 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01076 ,  H01L2924/01078 ,  H01L2924/014 ,  H01L2924/07802 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/351 ,  H01L2924/00

Abstract: 一种CSP型的半导体模块的制造方法，提高了半导体模块的生产效率。半导体模块的制造方法包含：将形成有多个具有元件电极（12）的半导体元件（10）的半导体晶片（1）粘接在第一绝缘树脂层（20）上的工序；切断半导体晶片（1）使其单个化成多个半导体元件（10）的工序；纵横延伸拉伸第一绝缘树脂层（20），扩展邻接的半导体元件（10）的间隔的工序；将多个半导体元件（10）经由第二绝缘树脂层固定于平板上，除去第一绝缘树脂层（20）的工序；将多个半导体元件（10）、第三绝缘树脂层、铜板按顺序进行层叠，形成具有用于将元件电极（12）和铜板电连接的电极的层叠体的工序；选择性除去铜板形成配线层，从而形成多个半导体模块的工序；使半导体模块单个化的工序。

公开(公告)号：CN103545225A

公开(公告)日：2014-01-29

申请号：CN201210244658.8

申请日：2012-07-13

Applicant: 欣兴电子股份有限公司

Inventor： 曾子章 ,  江书圣 ,  陈宗源 ,  程石良

IPC: H01L21/58 ,  H01L23/498

CPC classification number: H01L21/568 ,  H01L2224/04105 ,  H01L2224/19 ,  H01L2224/73267 ,  H01L2224/9222 ,  H01L2224/18 ,  H01L2924/00012 ,  H01L24/82 ,  H01L23/49827 ,  H01L2224/2201

Abstract: 本发明公开一种电子元件封装结构及其封装方法。该封装方法包括下列步骤。提供线路基板，线路基板包括基底及第一导电图案。将电子元件配置于线路基板上，电子元件具有电极。形成介电层于线路基板上，以覆盖电子元件、电极以及第一导电图案，其中第一导电图案在介电层上形成第一凹陷图案。图案化介电层，以形成贯孔及连通贯孔且暴露出电极的第二凹陷图案。填入导电材料于贯孔及第二凹陷图案中，以在贯孔中形成导电通孔，且在第二凹陷图案中形成第二导电图案。移除基底。将第一防焊层及第二防焊层分别形成于第一导电图案及第二导电图案上。此外，一种电子元件封装结构也被提出。本发明将电子元件埋入介电层中，可大幅缩减电子元件封装结构的整体厚度。

公开(公告)号：CN103119711A

公开(公告)日：2013-05-22

申请号：CN201180045470.4

申请日：2011-09-26

Applicant: 英特尔公司

Inventor： R·K·纳拉 ,  M·J·曼努沙洛 ,  P·马拉特卡

IPC: H01L23/48 ,  H01L23/12 ,  H01L23/485

CPC classification number: H01L21/568 ,  H01L21/6835 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/5389 ,  H01L24/13 ,  H01L24/16 ,  H01L24/19 ,  H01L24/20 ,  H01L24/24 ,  H01L24/25 ,  H01L24/82 ,  H01L24/93 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/19 ,  H01L2224/20 ,  H01L2224/21 ,  H01L2224/2101 ,  H01L2224/211 ,  H01L2224/22 ,  H01L2224/2201 ,  H01L2224/221 ,  H01L2224/24011 ,  H01L2224/24146 ,  H01L2224/251 ,  H01L2224/25105 ,  H01L2224/2518 ,  H01L2224/73267 ,  H01L2224/82005 ,  H01L2224/821 ,  H01L2224/82101 ,  H01L2224/82106 ,  H01L2224/93 ,  H01L2225/06524 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01057 ,  H01L2924/014 ,  H01L2924/12042 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2224/82 ,  H01L2221/68304 ,  H01L2924/00

Abstract: 本发明描述了形成微电子封装结构的方法和由此形成的相关结构。那些方法可包括形成嵌入在无芯衬底中的管芯，其中模制复合物围住管芯并且管芯包括：在管芯第一侧上的TSV连接和在管芯第二侧上的C4焊盘，在模制复合物的第一侧和第二侧上的介电材料，以及耦合至C4焊盘和TSV焊盘的互连结构。各实施例进一步包括形成封装结构，其中多个管芯被完全地嵌入到BBUL封装件内而没有PoP焊点。

公开(公告)号：CN102254858A

公开(公告)日：2011-11-23

申请号：CN201110130824.7

申请日：2011-05-17

Applicant: ST微电子(格勒诺布尔2)有限公司

Inventor： 埃里克·索吉尔

IPC: H01L21/768 ,  H01L21/60 ,  H01L21/56 ,  H01L23/488 ,  H01L23/485 ,  H01L23/31

CPC classification number: H01L25/0657 ,  H01L21/56 ,  H01L21/563 ,  H01L21/568 ,  H01L23/481 ,  H01L23/5389 ,  H01L24/16 ,  H01L24/81 ,  H01L24/96 ,  H01L25/50 ,  H01L2224/02379 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/13025 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/2201 ,  H01L2224/221 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/73209 ,  H01L2224/73259 ,  H01L2224/9202 ,  H01L2224/96 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/01033 ,  H01L2924/14 ,  H01L2224/81 ,  H01L2924/00

Abstract: 一种用于制造半导体器件的方法和包括具有通孔的芯片的半导体器件，其中：第一晶圆(32)，包括至少一个第一集成电路芯片(2)和围绕该第一芯片的支撑层(7)，第一晶圆(32)的前面包括第一支撑层的前面和第一芯片的有源侧；第一电连接层(33)，被放置在所述第一晶圆的前面，并且包括第一电连接网络(12)；第二晶圆(34)，被放置在第一电连接层的前面，并且包括至少一个第二集成电路芯片(14a)和围绕该第二芯片的支撑层(21a)，所述第二芯片具有位于第一电连接层侧的有源侧以及填充有导体以形成电连接通孔(25)的透孔(24)；以及第二电连接层(35)，被放置在所述第二晶圆上，并且包括第二电连接网络(27)。