-
公开(公告)号：CN111952276B
公开(公告)日：2025-02-28
申请号：CN202010086446.6
申请日：2020-02-11
Applicant: 三星电子株式会社
IPC: H01L23/498 , H01L23/538 , H10D62/10 , H10D84/83
Abstract: 本公开提供了一种半导体器件，所述半导体器件包括：具有第一表面和与所述第一表面相反的第二表面的半导体层；在第一表面上的有源图案，所述有源图案包括源极/漏极区域；电连接到所述源极/漏极区域的电力轨；以及在所述第二表面上的电力输送网络，所述电力输送网络电连接到所述电力轨。所述半导体层包括蚀刻停止掺杂剂，并且所述蚀刻停止掺杂剂在所述第二表面处具有最大浓度。
-
公开(公告)号：CN109390337B
公开(公告)日：2023-07-07
申请号：CN201810254456.9
申请日：2018-03-26
Applicant: 三星电子株式会社
IPC: H01L27/088
Abstract: 一种集成电路装置包括衬底、栅极结构、间隔件结构、源极/漏极区及第一接触件结构。所述衬底包括鳍型有源区。所述栅极结构与衬底上的鳍型有源区交叉，且具有两侧及两个侧壁。所述间隔件结构设置在栅极结构的两个侧壁上，且包括第一间隔件层及第二间隔件层，第一间隔件层与栅极结构的两个侧壁的至少一部分接触，第二间隔件层设置在第一间隔件层上且具有比第一间隔件层的介电常数低的介电常数。所述源极/漏极区设置在栅极结构的两侧。所述第一接触件结构电连接到源极/漏极区且包括设置在源极/漏极区上的第一接触塞以及设置在第一接触塞上的第一金属顶盖层。
-
公开(公告)号：CN109830479B
公开(公告)日：2022-04-19
申请号：CN201811405041.3
申请日：2018-11-23
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L29/49
Abstract: 一种半导体器件可以包括具有第一区域和第二区域的衬底。第一晶体管可以在第一区域中并包括第一栅极线，第一栅极线包括第一下部含金属层和在第一下部含金属层上的第一上部含金属层。第二晶体管可以在第二区域中并包括第二栅极线，第二栅极线具有与第一栅极线的宽度相等的宽度，并且包括第二下部含金属层和在第二下部含金属层上的第二上部含金属层。第一上部含金属层的最上端和第二下部含金属层的最上端的每个可以在比第一下部含金属层的最上端高的水平处。
-
公开(公告)号：CN106611783B
公开(公告)日：2021-08-17
申请号：CN201610880643.9
申请日：2016-10-09
Applicant: 三星电子株式会社
IPC: H01L29/49
Abstract: 提供一种半导体装置，所述半导体装置包括：第一沟槽和第二沟槽；衬里图案，分别沿着第一沟槽和第二沟槽的侧表面的一部分并沿着第一沟槽和第二沟槽的底表面；逸出功金属，分别在第一沟槽和第二沟槽中并在衬里图案上；第一阻挡金属，在第一沟槽中并在逸出功金属上，并具有第一厚度；第二阻挡金属，在第二沟槽中并在逸出功金属上，并具有比第一厚度厚的第二厚度；以及第一填充金属，在第一阻挡金属上。
-
公开(公告)号：CN111968969A
公开(公告)日：2020-11-20
申请号：CN202010176255.9
申请日：2020-03-13
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L27/088 , H01L23/48 , H01L23/535 , H01L21/762
Abstract: 提供了一种集成电路器件及其制造方法。所述集成电路器件包括：嵌入绝缘层；半导体层，位于所述嵌入绝缘层上，所述半导体层具有主表面和从所述主表面突出以在第一水平方向上延伸且彼此平行的多个鳍型有源区；分隔绝缘层，将所述半导体层分隔成在与所述第一水平方向相交的第二水平方向上彼此相邻的至少两个元件区域；位于所述多个鳍型有源区上的源极/漏极区；第一导电插塞，位于所述源极/漏极区上并电连接到所述源极/漏极区；掩埋轨道，穿过所述分隔绝缘层和所述半导体层同时电连接到所述第一导电插塞；以及电力输送结构，布置在所述嵌入绝缘层中，所述电力输送结构与所述掩埋轨道接触并电连接到所述掩埋轨道。
-
Patent Agency Ranking
公开(公告)号：CN111668308A
公开(公告)日：2020-09-15
申请号：CN201911353670.0
申请日：2019-12-24
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336
Abstract: 提供了一种半导体器件及其制造方法。半导体器件包括：具有第一有源区和第二有源区的衬底；分别在第一有源区和第二有源区上的第一有源图案和第二有源图案；分别延伸跨过第一有源图案和第二有源图案的第一栅电极和第二栅电极；以及在第一有源图案和第一栅电极之间以及在第二有源图案和第二栅电极之间的高k电介质层。第一栅电极包括功函数金属图案和电极图案。第二栅电极包括第一功函数金属图案、第二功函数金属图案和电极图案。第一功函数金属图案包含与高k电介质层的杂质相同的杂质。第二栅电极的第一功函数金属图案的杂质浓度大于第一栅电极的功函数金属图案的杂质浓度。
-
公开(公告)号：CN110931545A
公开(公告)日：2020-03-27
申请号：CN201910811500.6
申请日：2019-08-29
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L29/417 , H01L29/78
Abstract: 一种半导体器件包括：在衬底上的有源鳍；在衬底上的第一隔离图案；所述第一隔离图案在每个有源鳍的下侧壁上延伸；第三隔离图案，包括延伸到第一隔离图案中的上部和延伸到衬底的上部中的下部，该下部与第三隔离图案的上部接触，并且该下部的下表面的宽度大于该下部的上表面的宽度；以及第二隔离图案，在第三隔离图案下方在衬底中延伸，与第三隔离图案接触，并且具有圆形下表面。
-
公开(公告)号：CN110660724A
公开(公告)日：2020-01-07
申请号：CN201910553164.X
申请日：2019-06-25
Applicant: 三星电子株式会社
IPC: H01L21/762 , H01L27/11
Abstract: 公开了一种半导体器件，其包括：衬底；从衬底突出的多个有源图案；在有源图案之间的器件隔离层；以及钝化层，覆盖器件隔离层的顶表面并暴露有源图案的上部。器件隔离层包括与有源图案的相面对的侧壁相邻的多个第一隔离部、以及在第一隔离部之间的第二隔离部。第二隔离部的顶表面位于比第一隔离部的顶表面的水平低的水平处。
-
公开(公告)号：CN109935585A
公开(公告)日：2019-06-25
申请号：CN201810833546.3
申请日：2018-07-26
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/423 , H01L29/49 , H01L29/78 , H01L29/786
Abstract: 提供了一种具有多阈值电压的半导体器件，所述半导体器件包括位于半导体基底上的有源区、位于单独的对应的有源区上的栅极结构以及在半导体基底中位于单独的对应的栅极结构的相对侧上的源极/漏极区。每个单独的栅极结构包括顺序堆叠的高介电层、第一逸出功金属层、具有比第一逸出功金属层低的逸出功的第二逸出功金属层和栅极金属层。栅极结构的第一逸出功金属层具有不同的厚度，从而栅极结构包括最大栅极结构，其中最大栅极结构的第一逸出功金属层具有第一逸出功金属层中的最大厚度。最大栅极结构包括位于最大栅极结构的高介电层上的覆盖层，其中，覆盖层包括一种或更多种杂质元素。
-
公开(公告)号：CN109830479A
公开(公告)日：2019-05-31
申请号：CN201811405041.3
申请日：2018-11-23
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L29/49
Abstract: 一种半导体器件可以包括具有第一区域和第二区域的衬底。第一晶体管可以在第一区域中并包括第一栅极线，第一栅极线包括第一下部含金属层和在第一下部含金属层上的第一上部含金属层。第二晶体管可以在第二区域中并包括第二栅极线，第二栅极线具有与第一栅极线的宽度相等的宽度，并且包括第二下部含金属层和在第二下部含金属层上的第二上部含金属层。第一上部含金属层的最上端和第二下部含金属层的最上端的每个可以在比第一下部含金属层的最上端高的水平处。
-
-
-
-
-
-
-
-
-
Search Results
91
records
(took 0.037 seconds)
