-
公开(公告)号：KR1020150009328A
公开(公告)日：2015-01-26
申请号：KR1020130083688
申请日：2013-07-16
Applicant: 삼성전기주식회사
IPC: H01L29/739 , H01L21/331
Abstract: 본 발명은 제1 도전형의 드리프트 층; 상기 드리프트 층의 상부에 제2 도전형의 불순물을 주입하여 형성되는 웰 영역; 상기 웰 영역의 상부에 제1 도전형의 불순물을 주입하여 형성되며, 상기 드리프트 층과 분리된 형상을 갖는 에미터 영역; 상기 웰 영역의 상면의 일부에 형성되며, 상기 에미터 영역과 상기 웰 영역의 경계부터 상기 드리프트 층과 상기 웰 영역의 경계를 덮도록 형성되는 게이트; 상기 에미터 영역의 상면에 형성되며, 상기 에미터 영역과 오믹 컨택하는 제1 에미터 금속; 및 상기 웰 영역의 상면에 형성되며, 상기 웰 영역과 오믹 컨택하는 제2 에미터 금속;을 포함하는 전력 반도체 소자에 관한 것이다.
Abstract translation: 本发明涉及一种功率半导体器件，其包括第一导电型漂移层; 通过将第二导电型杂质注入到漂移层的上部而形成的阱区; 发射极区域，其通过将第一导电型杂质注入到阱区域的上部并且具有与漂移层分离的形状; 形成在所述阱区域的上表面的一部分中并且形成为从所述阱区域和所述发射极区域的边界覆盖所述壁区域和所述漂移层的边界的栅极; 第一发射极金属，其形成在发射极区域的上表面上并与发射极区域欧姆接触; 以及第二发射体金属，其形成在阱区的上表面上并与阱区欧姆接触。
-
公开(公告)号：KR101422953B1
公开(公告)日：2014-08-13
申请号：KR1020120146587
申请日：2012-12-14
Applicant: 삼성전기주식회사
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/7397 , H01L29/0615 , H01L29/0619 , H01L29/0688 , H01L29/0847 , H01L29/1095 , H01L29/42372 , H01L29/4238 , H01L29/66348
Abstract: 본 발명은 활성 영역에 형성된 컨택; 상기 활성 영역부터 제1 종단 영역까지 연장되어 형성되며, 상기 컨택과 교대로 형성되는 트랜치 게이트; 상기 활성 영역의 상기 컨택과 상기 트랜치 게이트 사이에 형성되는 제1 도전형의 웰; 상기 제1 종단 영역 및 제2 종단 영역의 일부에 형성되는 제1 도전형의 웰 확장부; 및 상기 제2 종단 영역에 형성되며, 상기 웰 확장부와 접하며 형성되는 제1 도전형의 전계제한링; 을 포함하는 전력 반도체 소자에 관한 것이다.
-
公开(公告)号：KR1020140065246A
公开(公告)日：2014-05-29
申请号：KR1020120132535
申请日：2012-11-21
Applicant: 삼성전기주식회사
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/7397 , H01L29/0619 , H01L29/66348 , H01L29/7811 , H01L29/7813
Abstract: The present invention relates to a power semiconductor device. The power semiconductor device includes an active region (A) having a first conductivity type first semiconductor region and a second conductivity type second semiconductor region disposed below the first semiconductor region; a termination region (T) formed around the active region (A) and having the first conductivity type first semiconductor region and the second conductivity type second semiconductor region disposed below the first semiconductor region; a first collector metal layer providing ohmic contact with the semiconductor region of the active region (A); and a second collector metal layer providing schottky contact with the second region of the termination region (T).
Abstract translation: 功率半导体器件技术领域本发明涉及功率半导体器件。 功率半导体器件包括具有第一导电类型的第一半导体区域和设置在第一半导体区域下方的第二导电型第二半导体区域的有源区域（A） 在所述有源区（A）周围形成并且具有所述第一导电型第一半导体区域和所述第二导电型第二半导体区域配置在所述第一半导体区域的下方的终止区域（T） 提供与有源区（A）的半导体区域欧姆接触的第一集电极金属层; 和与终端区域（T）的第二区域提供肖特基接触的第二集电极金属层。
-
公开(公告)号：KR101331650B1
公开(公告)日：2013-11-20
申请号：KR1020120120393
申请日：2012-10-29
Applicant: 삼성전기주식회사
IPC: H01L29/872
CPC classification number: H01L29/2003 , H01L29/205 , H01L29/402 , H01L29/861 , H01L29/872
Abstract: A semiconductor device according to the present invention comprises a base substrate; a first nitride semiconductor layer formed on the base substrate; a second nitride semiconductor layer formed on the first nitride substrate; a cathode electrode formed at one side of the second nitride semiconductor layer; an anode electrode having one end and the other end wherein the one end is recessed to a predetermined depth at the other side of the second nitride semiconductor layer and the other end is separated from the cathode electrode and extended to the upper part of the cathode electrode; and an insulating film formed to cover the cathode electrode on the second nitride semiconductor layer between the anode electrode and the cathode electrode.
Abstract translation: 根据本发明的半导体器件包括：基底; 形成在所述基底基板上的第一氮化物半导体层; 形成在所述第一氮化物衬底上的第二氮化物半导体层; 形成在所述第二氮化物半导体层的一侧的阴极电极; 具有一端的阳极电极和另一端，其一端在第二氮化物半导体层的另一侧凹陷到预定深度，另一端与阴极电极分离并延伸到阴极电极的上部 ; 以及绝缘膜，形成为覆盖阳极电极和阴极之间的第二氮化物半导体层上的阴极电极。
-
公开(公告)号：KR101275458B1
公开(公告)日：2013-06-17
申请号：KR1020110142689
申请日：2011-12-26
Applicant: 삼성전기주식회사
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/7395 , H01L29/0653 , H01L29/0834 , H01L29/6634 , H01L29/66348 , H01L29/7397 , H01L29/66712
Abstract: PURPOSE: A semiconductor device and a method for fabricating the same are provided to prevent damage to a wafer by forming an oxide layer in the inner wall of a deep trench. CONSTITUTION: A semiconductor substrate(10) has a front surface and a rear surface. An n-type impurity layer(80) and a high concentration p-type impurity region(90) are exposed in the rear surface of the semiconductor substrate. A deep trench(20) is vertically formed on the semiconductor substrate to open the front surface of the semiconductor substrate. The lower part of a deep trench is connected to the high concentration p-type impurity region.
Abstract translation: 目的：提供半导体器件及其制造方法，以通过在深沟槽的内壁中形成氧化物层来防止对晶片的损坏。 构成：半导体衬底（10）具有前表面和后表面。 在半导体衬底的后表面露出n型杂质层（80）和高浓度p型杂质区（90）。 深沟槽（20）垂直地形成在半导体衬底上以打开半导体衬底的前表面。 深沟槽的下部连接到高浓度p型杂质区域。
-
Patent Agency Ranking
公开(公告)号：KR101250649B1
公开(公告)日：2013-04-03
申请号：KR1020110141939
申请日：2011-12-26
Applicant: 삼성전기주식회사
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/7827 , H01L29/4236 , H01L29/66666 , H01L29/66734 , H01L29/7803 , H01L29/7813 , H01L29/66712
Abstract: PURPOSE: A semiconductor device and a manufacturing method thereof are provided to prevent a shoot-through by forming a capacitance between an electrode connected to a source and a protrusive side of a gate. CONSTITUTION: A semiconductor body(110) has a constant volume. A source(120) is formed on the upper side of the semiconductor body. A gate(130) is formed in a groove with a preset depth of the semiconductor body and includes a protrusive region. An electrode(140) forms a capacitance by the protrusive side of the gate. [Reference numerals] (110) Semiconductor body; (120,AA) Source; (130) Gate; (160) Drain;
Abstract translation: 目的：提供半导体器件及其制造方法，以通过在连接到源极的电极和栅极的突出侧之间形成电容来防止直通。 构成：半导体本体（110）具有恒定的体积。 源极（120）形成在半导体本体的上侧。 栅极（130）形成在具有半导体本体的预定深度的凹槽中，并且包括突出区域。 电极（140）通过栅极的突出侧形成电容。 （110）半导体体; （120，AA）来源; （130）门; （160）排水;
-
-
公开(公告)号：KR1020160090541A
公开(公告)日：2016-08-01
申请号：KR1020150010455
申请日：2015-01-22
Applicant: 삼성전기주식회사
IPC: H01L29/66 , H01L29/739
CPC classification number: H01L29/66325 , H01L29/7393
Abstract: 본개시의일 실시형태의전력반도체소자의제조방법은제1 도전형의베이스기판을마련하는단계; 상기베이스기판상에개구부를갖는필드절연영역을형성하는단계; 상기개구부에의해노출된상기베이스기판의상부에상기필드절연영역을덮도록표면반도체층을형성하는단계; 및상기표면반도체층의표면으로부터상기필드절연영역의내부에이르도록트렌치를형성하는단계;를포함할수 있다. 상기필드절연영역이형성됨으로써, 홀캐리어의이동을제한할수 있으며, 소자의전류밀도및 신뢰성을향상시킬수 있다.
Abstract translation: 根据本公开的实施例，功率半导体器件的制造方法包括：制备第一导电性基底的步骤; 在基底基板上形成具有开口单元的场绝缘区域的步骤; 在由所述开口暴露的所述基底基板的上侧形成表面半导体层以覆盖所述场绝缘区域的步骤; 以及从表面半导体层的表面形成在绝缘区域内到达的沟槽的步骤。 可以限制孔载体的移动，并且由于形成了场绝缘区域，所以可以提高电流密度和可靠性。
-
公开(公告)号：KR1020150142220A
公开(公告)日：2015-12-22
申请号：KR1020140070611
申请日：2014-06-11
Applicant: 삼성전기주식회사
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/0619 , H01L29/0696 , H01L29/1095 , H01L29/7397 , H01L29/7813
Abstract: 본발명은전력반도체소자에관한것으로, 보다상세하게는 N 드리프트영역, N드리프트부의상부에배치된게이트, 게이트에접하도록배치된액티브부, 액티브부의내부에배치되고, 게이트에접하도록배치된에미터부, 액티브부와이격되어배치된인액티브부, 인액티브부의내부에배치되는플로팅부및 액티브부와인액티브부사이의홀 패스(hole pass)를방지하도록인액티브를둘러싸도록배치되는더미게이트를포함하는전력반도체소자를제시한다.
Abstract translation: 功率半导体器件技术领域本发明涉及功率半导体器件。 更具体地，本发明提出一种功率半导体器件，其包括N漂移区域，布置在N漂移部分的上部中的栅极，接触栅极的有源部分，布置在有源部分中的发射极部分 栅极，与有源部分分离的非活性部分，布置在不活动部分中的浮动部分和围绕非活性部分的虚拟栅极，以防止活性部分和非活性部分之间的孔通过。
-
公开(公告)号：KR1020150076716A
公开(公告)日：2015-07-07
申请号：KR1020130165241
申请日：2013-12-27
Applicant: 삼성전기주식회사
IPC: H01L29/739 , H01L21/331 , H01L29/78
CPC classification number: H01L29/7397 , H01L29/42368
Abstract: 본개시는표면에형성되는게이트절연층과내부에충전되는도전성물질을포함하는복수의트랜치게이트가형성되어있는제1 도전형의드리프트영역; 상기드리프트영역의상부내측에형성되며, 상기트랜치게이트와접하도록형성되는제2 도전형의바디영역; 상기바디영역의상부내측에형성되며, 상기트랜치게이트와접하도록형성되는제1 도전형의에미터영역; 및상기드리프트영역에형성되며, 상기바디영역의하부에형성되고, 상기트랜치게이트의사이에형성되는정공축적영역;을포함하고, 상기트랜치게이트를높이에따라, 상기바디영역과대응되는부분을제1 게이트부, 상기정공축적영역과대응되는부분을제2 게이트부, 상기드리프트영역과대응되는부분을제3 게이트부라고할 때, 상기제2 게이트부의게이트절연층의두께는상기제3 게이트부의게이트절연층의두께와다른전력반도체소자에관한것이다.
Abstract translation: 本公开涉及一种功率半导体器件，其包括：第一导电类型的漂移区域，其包括多个沟槽栅极，所述多个沟槽栅极包括形成在其表面上的栅绝缘层和填充在其内的导电材料; 第二导电类型的体区，形成在漂移区的上侧的内侧并与沟槽栅极接触; 所述第一导电类型的发射极区域形成在所述主体区域的上侧的内侧并与所述沟槽栅极接触; 并且形成在所述漂移区域上的空穴积聚区域形成在所述体区域的下侧，并且形成在所述沟槽栅极之间。 当沟槽栅极被定义为对应于体区的第一栅极部分时，对应于空穴累积区域的第二栅极部分和对应于漂移区域的第三栅极部分根据高度，栅极绝缘层的厚度 第二栅极部分与第三栅极部分的栅极绝缘层的厚度不同。
-
-
-
-
-
-
-
-
-
Search Results
70
records
(took 0.026 seconds)
