비동기전송모드 교환망에서 헬스체크를 이용한 네트웍 자동 복구시스템 및 방법
    51.
    发明授权
    비동기전송모드 교환망에서 헬스체크를 이용한 네트웍 자동 복구시스템 및 방법 失效
    一种通过在ATM交换网络中使用健康检查自动恢复网络的系统和方法

    公开(公告)号:KR100318966B1

    公开(公告)日:2001-12-29

    申请号:KR1019990016024

    申请日:1999-05-04

    Inventor: 박형준

    Abstract: 가.청구범위에기재된발명이속한기술분야비동기전송모드교환망의네트웍관리시스템에관한것이다. 나.발명이해결하려고하는기술적과제비동기전송모드교환망에서헬스체크를이용한네트웍자동복구시스템및 방법을제공한다. 다.발명의해결방법의요지본 발명은비동기전송모드교환망에서네트웍을자동으로복구하는시스템에있어서, 상기비동기전송모드교환망의각 노드들의현재동작상태를주기적으로검사하여이상상태노드검출시상기이상상태발생노드에대한 PVC를검색한후, 상기해당 PVC의소스노드측으로헬스체크메시지발생명령을전송하는네트웍관리자와, 상기헬스체크메시지발생명령에응답하여상기이상상태노드로헬스체크메시지를송신한후, 상기이상상태노드로부터의응답이없는경우상기해당 PVC를리셋하여재 설정하는노드교환기의 PVC관리자를포함하여구성함을특징으로한다. 라.발명의중요한용도비동기전송모드교환망에서네트웍자동복구시이용한다.

    망 전체 연결 정보 추출 방법
    52.
    发明公开
    망 전체 연결 정보 추출 방법 失效
    总网络连接信息摘要方法

    公开(公告)号:KR1020000002729A

    公开(公告)日:2000-01-15

    申请号:KR1019980023628

    申请日:1998-06-23

    Inventor: 박형준 연보식

    CPC classification number: H04L45/02 H04L41/12 H04L45/10

    Abstract: PURPOSE: A total network connecting information abstracting method is provided to reduce the load of a network by sending the route information obtained from a massage conveying part to a network management system. CONSTITUTION: The total network connecting information abstracting method comprises the steps that; a network management system(101) transmits a demanding signal for a route reference to an original network equipment(103); an arc control unit(105) that receives the demanding signal for the route reference makes the route reference signal and sends it to the arc control unit, a destination; a route control unit(107) transmits the connecting information to the network management system.

    Abstract translation: 目的:提供一种网络连接信息抽取方法,通过将从按摩传送部分获取的路由信息​​发送到网络管理系统来减轻网络负载。 总体网络连接信息抽象方法包括以下步骤: 网络管理系统(101)将用于路由参考的要求信号发送到原始网络设备(103); 接收路线参考的要求信号的电弧控制单元(105)使路线参考信号发送到电弧控制单元,目的地; 路线控制单元(107)将连接信息发送到网络管理系统。

    멀티 칩 디버깅 방법 및 이를 적용하는 멀티 칩 시스템
    55.
    发明公开
    멀티 칩 디버깅 방법 및 이를 적용하는 멀티 칩 시스템 审中-实审
    多芯片调试方法和多芯片系统应用相同

    公开(公告)号:KR1020170070687A

    公开(公告)日:2017-06-22

    申请号:KR1020150178509

    申请日:2015-12-14

    Abstract: 멀티칩 디버깅방법및 이를적용하는멀티칩 시스템에관하여개시한다. 멀티칩 시스템은디버깅포트를구비하고각기다른식별정보를갖는복수의칩들및, 상기복수의칩들에각각구비된디버깅포트와전기적으로연결되는한 세트의테스트액세스포트를포함하고, 상기한 세트의테스트액세스포트를통하여테스트장치와접속되어멀티드롭방식에기초하여상기복수의칩들에대한디버깅처리를수행하는것을특징으로한다.

    Abstract translation: 公开了一种多芯片调试方法和使用该方法的多芯片系统。 多芯片系统包括多个具有调试端口并具有不同识别信息的芯片和一组测试访问端口,该组测试访问端口电连接到分别设置在多个芯片中的调试端口, 通过测试访问端口的测试访问端口连接到测试设备,并且基于多点方法对多个芯片执行调试过程。

    하향링크 제어 및 패킷 데이터 송수신 방법 및 장치
    58.
    发明授权
    하향링크 제어 및 패킷 데이터 송수신 방법 및 장치 有权
    用于在Downlink中发送和接收控制信息和分组数据的方法和装置

    公开(公告)号:KR101352980B1

    公开(公告)日:2014-01-22

    申请号:KR1020070101624

    申请日:2007-10-09

    CPC classification number: H04B7/2637 H04B7/12

    Abstract: 본 발명은 제어 정보 및 패킷 데이터 송수신 방법 및 장치에 관한 것이다. 이를 위하여 본 발명은 제어 정보를 전송하는 제어 채널을 생성하는 제어 채널 생성단계; 상기 제어 채널의 전송 여부를 알려주는 제어 표식 채널을 생성하는 제어 표식 채널 생성단계; 상기 제어 정보에 기초하여 패킷 데이터를 전송하기 위한 데이터 채널을 생성하는 데이터 채널 생성단계; 상기 제어 채널, 제어 표식 채널 및 데이터 채널을 멀티플렉싱하는 멀티플렉싱단계; 및 상기 제어 채널, 제어 표식 채널 및 데이터 채널을 전송하는 전송단계;를 포함하는 것을 특징으로 하는 제어 채널 및 패킷 데이터 전송방법을 제공한다. 이를 통해 본 발명은 하향링크를 통해 데이터 전송을 위한 제어 정보를 전송함에 있어서, 제어 정보의 전송 여부를 위한 별도의 정보를 전송함으로써 전송 제어 정보가 없을 경우에는 전송하지 않고, 해당 자원을 데이터 전송에 사용할 수 있도록 한다.
    제어 채널, OFDM, 멀티플렉싱, 제어 표식 채널

    어레이 기판 및 이의 제조 방법과, 이를 갖는 액정 표시패널
    59.
    发明授权
    어레이 기판 및 이의 제조 방법과, 이를 갖는 액정 표시패널 有权
    阵列基板及其制造方法和液晶显示器

    公开(公告)号:KR101146533B1

    公开(公告)日:2012-05-25

    申请号:KR1020050061751

    申请日:2005-07-08

    Inventor: 문연규 박형준

    CPC classification number: G02F1/1345 G02F1/1339

    Abstract: An array substrate includes a display region having a plurality of pixel parts and a peripheral region surrounding the display region. The array substrate also includes a switching element, a pixel element, a metal pattern, a pixel electrode pattern and an alignment layer. The switching element is in each of the pixel parts. The switching element is electrically connected to gate and source lines. The pixel electrode is electrically connected to the switching element. The metal pattern part is in the peripheral region. The pixel electrode pattern part is on the metal pattern part. The alignment layer is on the pixel electrode and the pixel electrode pattern part. Therefore, the array substrate may be securely combined with an alignment substrate to improve an impact resistance of a display device.

    표시 장치용 박막 트랜지스터 표시판
    60.
    发明授权
    표시 장치용 박막 트랜지스터 표시판 失效
    用于显示器件的薄膜晶体管阵列面板

    公开(公告)号:KR101006436B1

    公开(公告)日:2011-01-06

    申请号:KR1020030081536

    申请日:2003-11-18

    CPC classification number: G02F1/136286 G02F1/133707 G02F2001/13625

    Abstract: 절연 기판 위에 게이트 전극을 포함하는 게이트선 및 유지 전극을 포함하는 유지 배선이 형성되어 있다. 이들을 덮는 게이트 절연막 상부에는 반도체층과 도핑된 비정질 규소의 저항성 접촉층을 형성되어 있다. 게이트 절연막의 상부에는 게이트선과 절연되어 교차하고 저항성 접촉층과 접하는 소스 전극을 가지며, 굴곡부를 통하여 이중의 선상으로 배치되어 있는 부분을 포함하는 데이터선과 소스 전극과 마주하는 드레인 전극이 형성되어 있다. 이들을 덮는 보호막의 상부에는 접촉구를 통하여 드레인 전극과 연결되어 있는 화소 전극이 형성되어 있다. 이때, 데이터선의 일부는 이웃하는 화소의 화소 전극과 중첩되어 있다.
    액정표시장치, 기생용량, 스티치, 화소전극, 데이터선

Patent Agency Ranking