公开(公告)号：KR101061846B1

公开(公告)日：2011-09-02

申请号：KR1020040065390

申请日：2004-08-19

Applicant: 삼성전자주식회사

Inventor： 이종환 ,  김성만 ,  공향식

IPC: H01L29/786

CPC classification number: H01L27/1214 ,  G09G2300/0408 ,  H01L29/42384

Abstract: 본 발명은 표시 장치용 구동 장치에 관한 것이다.
서로 연결되어 있으며 차례대로 출력 신호를 각각 생성하는 복수의 스테이지(stage)를 포함하는 표시 장치의 구동 장치는 상기 각 스테이지는 복수의 트랜지스터를 포함하고, 상기 각 트랜지스터는 제어 전극, 상기 제어 전극 위에 형성되어 있는 제1 절연막, 상기 제1 절연막 위에 형성되어 있는 반도체층, 상기 반도체층 위에 적어도 일부분 형성되어 있는 입력 전극, 상기 반도체층 위에 적어도 일부분 형성되어 있는 출력 전극, 그리고 상기 입력 전극 및 출력 전극 위에 형성되어 있는 제2 절연막을 포함하고, 상기 반도체층과 상기 제1 절연막의 두께 비는 0.3 내지 1.5이다.
이러한 방식으로, 반도체(SI)와 절연막(GI)의 두께 비(tsi/ti) 또는 유전율 비(εsi/εi)를 조절하여 절연막(GI) 양단의 전압(Vi)을 감소시킴으로써, 문턱 전압의 증가를 방지할 수 있다. 따라서, 장시간 구동에서도 신뢰성이 높은 표시 장치의 구동 장치를 제공할 수 있다.
시프트레지스터, 트랜지스터, 반도체, 채널, 터널링, 매개변수, 드레인, 소스, 게이트

公开(公告)号：KR101030687B1

公开(公告)日：2011-04-22

申请号：KR1020040001871

申请日：2004-01-12

Applicant: 삼성전자주식회사

Inventor： 이봉준 ,  김성만 ,  공향식 ,  송영구 ,  문성재

IPC: G02F1/136

Abstract: 본 발명은, 복수의 상호 평행한 데이터 라인과, 상기 데이터 라인들과 가로로 교차되는 복수의 상호 평행한 게이트 라인과, 상기 데이터 라인들과 상기 게이트 라인들의 교차 영역에 형성된 복수의 박막트랜지스터와, 상기 박막트랜지스터들과 연결된 복수의 화소 영역을 포함하는 박막트랜지스터 기판에 관한 것으로, 상기 화소 영역들은 인접하는 두 개의 상기 데이터 라인 사이에서 상기 데이터 라인의 연장방향을 따라 상호 평행한 2열로 배치되며, 상기 게이트 라인들 중에서 인접한 게이트 라인 사이에는 적어도 하나의 박막트랜지스터가 형성되어 있는 것을 특징으로 한다. 이에 의하여 게이트 라인 간의 단락이 최소화되는 박막트랜지스터 기판이 제공된다.

公开(公告)号：KR101006450B1

公开(公告)日：2011-01-06

申请号：KR1020040061066

申请日：2004-08-03

Applicant: 삼성전자주식회사

Inventor： 김성만 ,  이종환 ,  이성영 ,  허명구 ,  문승환 ,  공향식 ,  송장근

IPC: G02F1/133

CPC classification number: G09G3/3648 ,  G09G3/3225 ,  G09G3/3266 ,  G09G2300/0426 ,  G09G2300/0465

Abstract: 본 발명은 개구율의 감소 없이 게이트선과 화소 전극 사이의 커플링을 개선할 수 있는 액정 표시 장치에 관한 것이다. 이러한 액정 표시 장치는 스위칭 소자를 구비하는 복수의 화소로 이루어진 복수의 화소행, 상기 스위칭 소자에 연결되어 있으며 상기 스위칭 소자를 턴온시키는 게이트 온 전압을 전달하는 복수 쌍의 게이트선, 그리고 상기 스위칭 소자에 연결되어 있으며 데이터 전압을 전달하는 복수의 데이터선을 포함한다. 상기 각 쌍의 게이트선은 상기 화소행의 위쪽과 아래쪽 중 어느 한 쪽에 배치되어 있다.
액정표시장치, 반전, 도트반전, 열반전, 게이트선, 화소전극, 개구율, 커플링

公开(公告)号：KR100993828B1

公开(公告)日：2010-11-12

申请号：KR1020030040113

申请日：2003-06-20

Applicant: 삼성전자주식회사

Inventor： 김범준 ,  박명재 ,  공향식 ,  허명구 ,  김성만

IPC: G02F1/1345

Abstract: 본 발명은 공통전극을 갖는 제1기판과, 상기 제1기판의 공통전극과 연결되며 일측에 공통패드가 마련된 공통라인을 갖는 제2기판을 포함하는 액정표시장치에 있어서, 상기 제2기판에 상기 공통패드의 적어도 어느 일측에 마련되어 외부로부터 유입되는 정전기를 흡수하는 정전기 제거부를 포함하는 것을 특징으로 한다. 이에 의하여, 외부로부터 유입되는 정전기가 공통패드를 통해 유입되는 것을 방지하여, 정전기에 의한 공통패드, 공통라인 및 액티브 영역의 손상을 방지할 수 있다.

Abstract translation: 本发明是连接到所述第一基板的共用电极，具有该液晶显示器的公共电极的第一衬底包括在其一侧设置有一个公共焊盘的公共线的第二基板，其中所述第二衬底 并且在该公共焊盘的至少一侧上设置静电消除器，用于吸收从外部引入的静电。 以这种方式，为了防止静电从外部进入从通过公共焊盘进入，能够防止公共焊盘和公共线和损坏到有源区由于静电。

公开(公告)号：KR100878276B1

公开(公告)日：2009-01-13

申请号：KR1020020062408

申请日：2002-10-14

Applicant: 삼성전자주식회사

Inventor： 공향식 ,  허명구 ,  김원주

IPC: G02F1/136

Abstract: 본 발명에 따른 박막 트랜지스터 기판은 절연 기판, 절연 기판 위에 형성되어 있는 게이트선, 게이트선의 일부인 게이트 전극, 게이트선의 일단에 연결되어 있는 게이트 패드를 포함하는 게이트 배선, 게이트 배선 위에 형성되어 있는 게이트 절연층, 게이트 절연층 위의 소정 영역에 형성되어 있는 반도체층, 반도체층 위의 소정 영역을 제외하고 반도체층과 동일한 평면 패턴으로 형성되어 있는 저항성 접촉층, 저항성 접촉층 위에 저항성 접촉층과 동일한 평면 패턴으로 형성되어 있는 소스 전극, 드레인 전극, 데이터선, 데이터 패드를 포함하는 데이터 배선, 데이터 배선 위에 형성되어 있으며 드레인 전극을 노출하는 접촉구를 포함하는 보호층, 보호층 위에 형성되어 있으며 접촉구를 통해 드레인 전극과 연결되는 화소 전극을 포함하고, 데이터 배선 중 적어도 데이터선은 제1 금속층, 제2 금속층으로 이루어져 있고, 드레인 전극은 제1 금속층만으로 형성되어 있다.
박막트랜지스터기판, 데이터배선, 저저항

公开(公告)号：KR100580825B1

公开(公告)日：2006-05-16

申请号：KR1019990002908

申请日：1999-01-29

Applicant: 삼성전자주식회사

Inventor： 송영구 ,  공향식 ,  박영배

IPC: G02F1/136

Abstract: 본 발명은 액티브 메트릭스 기판 제조방법 및 이에 의해 제조되는 게이트 아이씨 패드와 박막트랜지스터에 관한 것으로, 본 발명에서는 예컨대, 게이트 전극층-게이트 절연층-액티브층-오믹 콘택층-소오스/드레인 전극층-패시베이션층-화소전극층의 순서로 진행되던 박막트랜지스터의 형성과정을 일례로, 게이트 전극층-게이트 절연층-화소전극층-소오스/드레인 전극층-액티브층-패시베이션층의 순서로 변경한다.
이러한 본 발명의 각 실시예가 진행되는 경우, 박막트랜지스터의 소오스/드레인 전극층은 오믹 콘택층, 예컨대, 고농도 도핑 아모르포스 실리콘층을 개재시키지 않은 상태에서 액티브층과 직접 접촉되는 구조를 이루며, 액티브층은 게이트 절연층과 비연속 적층되는 구조를 이룬다.
이러한 본 발명이 달성되는 경우, 소오스/드레인 메탈층 형성 후에 소오스/드레인 메탈층을 패터닝하기 위한 에칭공정, 예컨대, n+ 에칭공정이 생략될 수 있기 때문에, 소요되는 마스크의 매수는 예컨대, 5매에서 상술한 바와 같이, 3매 또는 4매로 대폭 줄어들 수 있다.

公开(公告)号：KR1020060014328A

公开(公告)日：2006-02-15

申请号：KR1020040062972

申请日：2004-08-10

Applicant: 삼성전자주식회사

Inventor： 백범기 ,  공향식 ,  송영구 ,  허명구 ,  홍권삼 ,  엄민식

IPC: G02F1/133

CPC classification number: G02F1/1343 ,  G02F1/136227 ,  G02F1/136286 ,  G02F2001/134318 ,  G09G3/3648

Abstract: 표시특성을 향상시킬 수 있는 표시패널이 개시된다. 표시패널의 제1 표시기판에는 다수의 보조전극라인, 다수의 보조전극라인의 양단부에 결합되어 다수의 보조전극라인에 공통전압을 인가하는 제1 및 제2 공통전압라인이 구비된다. 제1 표시기판에는 다수의 보조전극라인과 평행하고, 제1 공통전압라인을 기준으로 서로 전기적으로 분리되어 있는 다수의 제1 및 제2 게이트 라인이 더 구비된다. 다수의 제1 및 제2 게이트 라인은 다수의 브릿지 전극에 의해서 전기적으로 연결된다. 따라서,

公开(公告)号：KR1020050117303A

公开(公告)日：2005-12-14

申请号：KR1020040042573

申请日：2004-06-10

Applicant: 삼성전자주식회사

Inventor： 김성만 ,  안병재 ,  공향식 ,  강승재

IPC: G09G3/36 ,  G09G3/30 ,  G09G3/20

CPC classification number: G09G3/3674 ,  G11C19/00 ,  G11C19/184

Abstract: 본 발명은 표시 장치에 관한 것이다.
서로 연결되어 있으며 차례대로 제1 내지 제4 출력 신호를 각각 생성하는 복수의 스테이지(stage)를 포함하는 게이트 구동부를 포함하고, 상기 각 스테이지는 복수의 제1 입력 신호 중 하나에 응답하여 전압을 충전하고 상기 전압의 충전에 따라 입력 클록 신호에 기초하여 상기 제1 및 제2 출력 신호를 각각 생성하는 제1 구동부, 복수의 제2 입력 신호 중 하나에 응답하여 상기 전압을 충전하고 상기 전압의 충전에 따라 상기 입력 클록 신호에 기초하여 제3 및 제4 출력 신호를 생성하는 제2 구동부, 상기 제1 입력 신호 중 나머지 신호에 응답하여 상기 제1 구동부에 충전된 전압을 방전하는 제1 방전부, 그리고 상기 제2 입력 신호 중 나머지 신호에 응답하여 상기 제2 구동부에 충전된 전압을 방전하는 제2 방전부를 포함하며, 상기 제1 및 제2 입력 신호는 각각 주사 시작 신호 또는 다른 스테이지 중 어느 하나의 출력 신호이고, 상기 제1 및 제2 구동부는 상기 충전된 전압에 따라 상기 입력 클록 신호에 기초하여 출력을 생성하는 트랜지스터를 공유하는 표시 장치의 구동 장치를 포함한다. 이런 방식으로, 스테이지의 가장 큰 면적을 차지하는 트랜지스터를 공유함으로써, 게이트 구동부의 면적을 줄여 대화면 고해상도의 표시 장치를 제공할 수 있다.

公开(公告)号：KR1020050109222A

公开(公告)日：2005-11-17

申请号：KR1020040034290

申请日：2004-05-14

Applicant: 삼성전자주식회사

Inventor： 김성만 ,  송영구 ,  공향식 ,  강승재

IPC: G09G3/20

CPC classification number: G09G3/2085 ,  G09G2310/0286 ,  G09G2320/029 ,  G09G2330/08 ,  G11C19/18

Abstract: 본 발명은 수리 수단을 구비하는 표시 장치에 관한 것이다.
본 발명의 실시예에 따른 표시 장치는 서로 연결되어 있으며 차례대로 제1 및 제2 출력 신호를 각각 생성하는 복수의 스테이지(stage)를 포함하는 게이트 구동부를 포함하고, 상기 각 스테이지는 입력 신호에 응답하여 전압을 충전하고, 상기 전압의 충전에 따라 입력 클록 신호에 기초하여 상기 제1 및 제2 출력 신호를 생성하여 내보내는 구동부, 그리고 후단 스테이지 중 어느 하나의 출력 신호에 응답하여 상기 구동부에 충전된 전압을 방전하는 방전부를 포함하며, 상기 입력 신호는 주사 시작 신호 또는 전단 스테이지 중 어느 하나의 출력 신호이고, 상기 구동부는 상기 제1 및 제2 출력 신호를 각각 내보내는 제1 및 제2 출력단을 가지며, 상기 제1 출력단과 제2 출력단 사이에 배치되어 있는 수리 부재를 포함한다.
이런 방식으로, 두 개의 출력단 중 어느 하나가 불량이 있거나 두 개 모두 불량이 있는 경우, 이를 수리할 수 있는 구조를 둠으로써 수율을 향상시킬 수 있다.

公开(公告)号：KR1020050023961A

公开(公告)日：2005-03-10

申请号：KR1020030061743

申请日：2003-09-04

Applicant: 삼성전자주식회사

Inventor： 박명재 ,  박형준 ,  이영준 ,  공향식

IPC: G02F1/136

CPC classification number: G02F1/136286 ,  G02F1/136213 ,  G02F2001/13606 ,  G02F2201/123 ,  H01L27/12

Abstract: PURPOSE: A TFT(Thin Film Transistor) substrate is provided to reduce the variation of parasitic capacitance between data line and pixel electrode so as to uniformly maintain the parasitic capacitances at respective pixels, thereby obtaining display of high quality, by forming a subsidiary pattern to be connected to the pixel electrode and overlap with the date line. CONSTITUTION: A gate line(121) having a gate electrode(124) is formed on a substrate, and a gate insulating layer covers the gate line. An active layer(154) is formed on the gate insulating layer. A data line(171) crosses over the gate line, and has a source electrode(173) partially overlapping with the active layer. A drain electrode(175) is spaced apart from the source electrode, and partially overlaps with the active layer. A passivation layer covers the data line and the active layer. A pixel electrode is formed on the passivation layer, wherein the pixel electrode is electrically connected to the drain electrode. A subsidiary pattern is connected to the pixel electrode and overlaps with the data line.

Abstract translation: 目的：提供TFT（薄膜晶体管）基板以减少数据线和像素电极之间的寄生电容的变化，以便均匀地保持各像素处的寄生电容，从而通过形成辅助图案来获得高质量的显示 连接到像素电极并与日期线重叠。 构成：在基板上形成具有栅极（124）的栅极线（121），栅极绝缘层覆盖栅极线。 在栅极绝缘层上形成有源层（154）。 数据线（171）越过栅极线，并且具有与有源层部分重叠的源电极（173）。 漏电极（175）与源电极间隔开，并与有源层部分重叠。 钝化层覆盖数据线和有源层。 像素电极形成在钝化层上，其中像素电极电连接到漏电极。 辅助图案连接到像素电极并与数据线重叠。