公开(公告)号：KR1020070036825A

公开(公告)日：2007-04-04

申请号：KR1020050091739

申请日：2005-09-30

Applicant: 삼성전자주식회사

Inventor： 이웅 ,  이상경 ,  형용우 ,  임헌형 ,  장원준 ,  박정현 ,  지정근

IPC: H01L27/115

CPC classification number: H01L21/28273 ,  H01L21/76256

Abstract: 불휘발성 메모리 장치의 형성방법은, 먼저 먼저 기판의 표면보다 낮게 매립되는 제1 절연막 패턴과 상기 제1 절연막 패턴으로부터 수직 방향으로 연장되고, 상기 기판의 표면보다 높게 돌출된 제2 절연막 패턴을 형성하여 게이트 전극의 성형을 위한 개구부를 정의한다. 이어서 상기 개구부 저면의 상기 기판의 표면에 터널 산화막을 형성한다. 계속하여 상기 터널 산화막 상에 상기 터널 산화막과의 계면에서 그레인의 사이즈가 실질적으로 균일하도록 상기 개구부의 측벽, 상기 터널 산화막 및 상기 제2 절연막 패턴 상에 폴리실리콘막을 형성한다. 다음에 상기 결과물 상에 제1 비정질실리콘막을 형성한다. 이어서 상기 제1 비정질실리콘막 및 상기 폴리실리콘막이 형성된 상기 개구부를 충분히 매립하도록 제2 비정질실리콘막을 형성한다. 이로써 셀 문턱전압의 산포을 향상시킨다.

公开(公告)号：KR100614802B1

公开(公告)日：2006-08-22

申请号：KR1020050059752

申请日：2005-07-04

Applicant: 삼성전자주식회사

Inventor： 이웅 ,  형용우 ,  임헌형 ,  장원준 ,  지정근 ,  이상경 ,  박정현 ,  이상훈

IPC: H01L21/8247

Abstract: 전계의 집중을 억제할 수 있는 불휘발성 메모리 장치의 셀 게이트 구조물 제조 방법에 있어서, 반도체 기판 상에 터널 산화막, 제1도전층, 유전막 및 제2도전층이 적층되며, 제1측벽 및 제1측벽과 마주보는 제2측벽을 갖는 예비 셀 게이트 구조물을 형성한다. 예비 셀 게이트 구조물의 제1 및 제2측벽을 통해 노출된 상기 터널 산화막을 일부 제거함으로써, 제1도전층 하단부의 모서리들을 노출시킨다. 산소 라디칼을 이용하는 산화 공정을 이용하여, 노출된 모서리들을 실질적으로 균일하게 라운딩시킨다. 따라서, 제1도전층 하단부의 모서리에 전계가 집중되는 현상을 용이하게 억제함과 동시에 터널 산화막 패턴의 두께 균일도를 향상시킴으로써, 셀 트렌지스터의 동작 특성을 용이하게 개선할 수 있다.

Abstract translation: 在能够抑制电场集中的非易失性存储装置的单元栅结构的制造方法，该层叠在半导体衬底，隧道氧化膜，第一导电层，介电层和第二导电层，所述第一侧壁和所述第一侧壁上 和面向第二侧壁的第二侧壁。 部分通过备用单元栅极结构的第一和第二侧壁暴露的隧道氧化物膜的部分被部分去除以暴露第一导电层的下部的边缘。 使用氧自由基的氧化过程被用于使暴露的边缘基本均匀地圆化。 因此，通过提高所述第一导电层的厚度均匀性的下端角容易抑制浓缩的显影剂，并在同一时间在隧道氧化膜电场图案，能够容易地提高单元晶体管的操作特性。