公开(公告)号：KR102238257B1

公开(公告)日：2021-04-13

申请号：KR1020140111858A

申请日：2014-08-26

Applicant: 삼성전자주식회사

Inventor： 고현용 ,  이은영 ,  지정근 ,  최은영 ,  김진균 ,  임헌형

IPC: H01L21/336

Abstract: 본 발명의 실시예에 따른 반도체 장치의 제조 방법은, 산화된 표면층을 갖는 금속층을 포함하는 기판을 열처리 챔버 내에 장착하는 단계, 열처리 챔버 내에 수소 라디칼을 생성하는 단계, 및 수소 라디칼을 이용해 금속층의 산화된 표면층을 환원하는 단계를 포함할 수 있다.

公开(公告)号：KR102240024B1

公开(公告)日：2021-04-15

申请号：KR1020140109921

申请日：2014-08-22

Applicant: 삼성전자주식회사

Inventor： 이웅 ,  김재호 ,  안경원 ,  이준석 ,  이우성 ,  임헌형

IPC: H01L29/786 ,  H01L21/336 ,  H01L21/20

Abstract: 본발명의실시예에따른반도체장치의제조방법은, 기판상에층간절연층들및 희생층들을교대로적층하는단계, 층간희생층들및 희생층들을관통하여기판을리세스시키는개구부들을형성하는단계, 기판의리세스영역내에, 기판의리세스된면을따라제1 에피택시얼층을형성하는단계, 및제1 에피택시얼층을시드층으로이용하여, 기판의리세스영역을채우고기판의상부로연장되는제2 에피택시얼층을형성하는단계를포함한다.

公开(公告)号：KR101845507B1

公开(公告)日：2018-04-05

申请号：KR1020110041995

申请日：2011-05-03

Applicant: 삼성전자주식회사

Inventor： 이상훈 ,  김진균 ,  남궁현 ,  황기현 ,  임헌형 ,  김동겸

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/11582 ,  H01L27/11556 ,  H01L29/4234 ,  H01L29/7889 ,  H01L29/7926

Abstract: 본발명은, 고집적화되고신뢰성이향상된수직구조의비휘발성메모리소자를제공한다. 본발명의일실시예에따른수직구조의비휘발성메모리소자는, 반도체층; 상기반도체층상에수직으로연장되고, 하나또는그 이상의돌출영역들을가지는측벽절연층; 상기반도체층 상에수직하게배열되고, 상기돌출영역이형성되지않은상기측벽절연층의부분과접촉하는제1 제어게이트전극들; 및상기반도체층 상에수직하게배열되고, 상기돌출영역과접촉하는제2 제어게이트전극들;을포함한다.

Abstract translation: 本发明提供了具有高集成度和可靠性的垂直非易失性存储器件。 根据本发明实施例的垂直非易失性存储器件包括：半导体层; 侧壁绝缘层，垂直于半导体层延伸并具有一个或多个突出区域; 第一控制栅极电极，垂直地布置在半导体层上，第一控制栅极电极接触侧壁绝缘层的未形成突出区域的部分; 以及垂直排列在半导体层上并与凸出区域接触的第二控制栅极。

公开(公告)号：KR1020120085360A

公开(公告)日：2012-08-01

申请号：KR1020110006617

申请日：2011-01-24

Applicant: 삼성전자주식회사

Inventor： 김정환 ,  허성호 ,  최재호 ,  임헌형 ,  황기현 ,  이우성

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L21/28273 ,  H01L27/11531 ,  H01L27/11517

Abstract: PURPOSE: A gate structure, a forming method thereof, and a method of manufacturing a semiconductor device using the same are provided to prevent an electric field from becoming concentrated on the gate structure by forming a second oxide film on a nitride film through an anisotropic plasma oxidation process. CONSTITUTION: A tunnel insulating film pattern(115) and a floating gate(125) are successively formed on a substrate(100). A first oxide film and a nitride film are successively formed on the floating gate. A dielectric layer pattern(185) is formed on the upper side and a sidewall of the floating gate and a sidewall of the tunnel insulating film pattern. The dielectric layer pattern comprises a first oxide film pattern(155), a nitride pattern(165), and a second oxide film pattern(175). A control gate(195) is formed on the dielectric layer pattern.

Abstract translation: 目的：提供一种栅极结构及其形成方法以及使用该栅极结构的半导体器件的制造方法，以通过各向异性等离子体在氮化物膜上形成第二氧化膜来防止电场集中在栅极结构上 氧化过程。 构成：在衬底（100）上依次形成隧道绝缘膜图案（115）和浮动栅极（125）。 在浮栅上依次形成第一氧化膜和氮化物膜。 介电层图案（185）形成在浮动栅极的上侧和侧壁以及隧道绝缘膜图案的侧壁上。 电介质层图案包括第一氧化膜图案（155），氮化物图案（165）和第二氧化膜图案（175）。 在电介质层图案上形成控制栅极（195）。

公开(公告)号：KR1020120003169A

公开(公告)日：2012-01-10

申请号：KR1020100063873

申请日：2010-07-02

Applicant: 삼성전자주식회사

Inventor： 김홍석 ,  김진균 ,  임헌형 ,  황기현 ,  안재영 ,  양준규

IPC: H01L21/336 ,  H01L29/78

CPC classification number: C09K13/04 ,  H01L21/764 ,  H01L21/823437 ,  H01L27/11578 ,  H01L27/11582 ,  H01L29/7926 ,  H01L29/4232

Abstract: PURPOSE: A high selectivity etchant and a method for manufacturing a semiconductor device using the same are provided to prevent interference between word lines by forming an air gap between gate patterns. CONSTITUTION: A plurality of gate patterns(130) are formed on a substrate(100). A first insulation layer(140) is buried between the gate patterns. A first insulation layer is wet-etched. A residue(160) of the first insulation layer is formed on the upper side of the gate pattern. An air gap(170) is formed between the plurality of gate patterns.

Abstract translation: 目的：提供高选择性蚀刻剂和制造使用其的半导体器件的方法，以通过在栅极图案之间形成气隙来防止字线之间的干扰。 构成：在衬底（100）上形成多个栅极图案（130）。 第一绝缘层（140）被掩埋在栅极图案之间。 第一绝缘层被湿蚀刻。 第一绝缘层的残留物（160）形成在栅极图案的上侧。 在多个栅极图案之间形成气隙（170）。

公开(公告)号：KR1020070064392A

公开(公告)日：2007-06-20

申请号：KR1020060127089

申请日：2006-12-13

Applicant: 삼성전자주식회사

Inventor： 노영진 ,  구본영 ,  김철성 ,  지정근 ,  임헌형 ,  이웅

IPC: H01L21/31

CPC classification number: H01L21/02554 ,  H01L21/02274 ,  H01L21/02458 ,  H01L21/02472 ,  H01L21/324 ,  H01L29/42324

Abstract: A method for forming an insulating structure and a method for manufacturing a semiconductor device using the same are provided to acquire uniform and excellent insulation characteristics from the insulating structure by using at least one oxidation and at least one nitridation. A first pre-oxide layer is partially formed on an object body by using a first oxidation process(S100). A pre-nitride layer is formed on the object body by changing a lower portion of the first pre-oxide layer using a nitridation process and a second pre-oxide layer is formed from the first pre-oxide layer on the pre-nitride layer(S110). A second oxidation process is performed on the resultant structure(S120). At this time, a nitride layer is formed from the pre-nitride layer on the object body, a lower oxide layer is formed from the second pre-oxide layer on the nitride layer, and an upper oxide layer is formed from the second pre-oxide layer on the lower oxide layer.

Abstract translation: 提供一种用于形成绝缘结构的方法和使用其的半导体器件的制造方法，以通过使用至少一种氧化和至少一种氮化从绝缘结构获得均匀和优异的绝缘特性。 通过使用第一氧化工艺，在物体上部分地形成第一预氧化物层（S100）。 通过使用氮化处理改变第一预氧化物层的下部并在氮化物层上由第一预氧化物层形成第二预氧化物层，在物体上形成预氮化物层（ S110）。 对所得结构进行第二氧化处理（S120）。 此时，由物体上的氮化物层形成氮化物层，在氮化物层上由第二预氧化物层形成低氧化物层，由第二预氧化物层形成上部氧化物层， 氧化物层。

公开(公告)号：KR1020070056488A

公开(公告)日：2007-06-04

申请号：KR1020050115179

申请日：2005-11-30

Applicant: 삼성전자주식회사

Inventor： 장원준 ,  형용우 ,  임헌형 ,  이웅 ,  지정근

IPC: H01L21/8247 ,  H01L27/115

Abstract: A method for manufacturing a nonvolatile memory device is provided to enhance a cell distribution of the device and to improve the reliability by forming an improved tunnel oxide layer structure without the introduction of oxidation. A mask pattern composed of polysilicon pattern, a silicon nitride pattern and a hard mask pattern is formed on a substrate(100) with a pad oxide layer. A first oxide pattern and a second oxide pattern are formed on the silicon nitride pattern and the polysilicon pattern by performing a lateral oxidation, respectively. The second oxide pattern is thicker than the first oxide pattern. A trench is formed by etching the substrate using the mask pattern as an etch mask. An isolation pattern is formed on the resultant structure to fill the trench and a gap between mask patterns. An opening portion is formed by removing the hard mask pattern, the silicon nitride pattern, the polysilicon pattern and the pad oxide layer. At this time the second oxide pattern is partially left thereon. A third oxide pattern(122) is formed at a bottom of the opening portion, so that a tunnel oxide layer(124) composed of the remaining second oxide pattern(114a) and the third oxide pattern is completed.

Abstract translation: 提供一种用于制造非易失性存储器件的方法，以增强器件的电池分布，并且通过在不引入氧化的情况下形成改进的隧道氧化物层结构来提高可靠性。 在具有衬垫氧化物层的衬底（100）上形成由多晶硅图案，氮化硅图案和硬掩模图案组成的掩模图案。 通过分别进行侧面氧化，在氮化硅图案和多晶硅图案上分别形成第一氧化物图案和第二氧化物图案。 第二氧化物图案比第一氧化物图案厚。 通过使用掩模图案作为蚀刻掩模蚀刻衬底来形成沟槽。 在所得结构上形成隔离图案以填充沟槽和掩模图案之间的间隙。 通过去除硬掩模图案，氮化硅图案，多晶硅图案和衬垫氧化物层来形成开口部分。 此时第二氧化物图案部分地留在其上。 在开口部分的底部形成第三氧化物图案（122），从而完成由剩余的第二氧化物图案（114a）和第三氧化物图案构成的隧道氧化物层（124）。

公开(公告)号：KR1020070049268A

公开(公告)日：2007-05-11

申请号：KR1020050106250

申请日：2005-11-08

Applicant: 삼성전자주식회사

Inventor： 장원준 ,  형용우 ,  임헌형 ,  이웅 ,  지정근

IPC: H01L27/115 ,  H01L21/8247

Abstract: 터널 산화막의 형성 방법에 있어서, 반도체 기판 상에 수소 및 산소를 반응 가스로 사용하는 라디컬 산화 공정을 수행하여 제1 예비 터널 산화막을 형성하고, 상기 제1 예비 터널 산화막을 오존 가스가 제공되는 분위기 하에서 열처리 공정을 수행하여 재산화하하고, 상기 재산화 공정을 수행한 제1 예비 터널 산화막 상에 수소 및 산소를 반응 가스로 사용하는 라디컬 산화 공정을 수행하여 제2 예비 터널 산화막을 형성한 후에, 상기 제2 예비 터널 산화막을 질소 가스가 제공되는 분위기 하에서 열처리 공정을 수행하여 터널 산화막으로 완성한다. 상기와 같이 오존 가스 및 질소 가스를 이용한 재산화 공정을 수행하여, 상기 터널 산화막의 계면 특성을 크게 향상시킬 수 있다.

公开(公告)号：KR100643493B1

公开(公告)日：2006-11-10

申请号：KR1020040076243

申请日：2004-09-23

Applicant: 삼성전자주식회사

Inventor： 유영섭 ,  양철규 ,  이웅 ,  이재철 ,  임헌형

IPC: H01L21/31 ,  H01L21/205

CPC classification number: H01L21/0214 ,  H01L21/02238 ,  H01L21/02247 ,  H01L21/02332 ,  H01L21/0234 ,  H01L21/28202 ,  H01L21/3144 ,  H01L29/518

Abstract: 본 발명에 의한 실리콘 산질화물을 포함하는 절연막을 형성하는 방법은 처리실 내로 피 처리 기판이 반입되었을 때, 상기 처리실 내의 분위기를 제 1 압력으로 유지한 상태에서, 미리 설정된 초기 온도에서 일정한 승온 속도로 제 l 처리 온도까지 승온하는 공정과, 상기 피 처리 기판의 실리콘층 상에 실리콘 산화막을 형성하기 위하여, 상기 처리실 내의 분위기를 상기 제 l 처리 온도로 유지한 상태에서, 산화반응을 실행할 제 1 처리 가스를 상기 처리실 내부로 공급하여, 상기 실리콘층의 표면이 산화되도록 하는 산화 공정과, 상기 실리콘 산화막을 형성한 후에 상기 처리실 내의 분위기를 제 2 처리 온도까지 승온하고 상기 처리실 내에 질화를 실행하기 위한 제 2 처리 가스를 공급하여, 상기 실리콘 산화막의 적어도 일부를 실리콘 산질화물로 변화되도록 하는 어닐링 공정과, 상기 어닐링 공정 이후에 상기 처리실 내의 분위기를 제 3 처리 온도로 강온시킨 후 상기 처리실 내의 분위기를 제 3 압력으로 유지한 상태에서, 상기 처리실 내에 플라즈마화 된 제 3 처리 가스를 공급하여, 상기 일부가 실리콘 산질화물로 변화된 실리콘 산화막을 실리콘 산질화물로 더 변화되도록 하는 플라즈마 처리공정으로 이루어짐을 특징으로 한다.
실리콘 산질화막, 절연막, 실리콘 산화막

公开(公告)号：KR100625142B1

公开(公告)日：2006-09-15

申请号：KR1020050060035

申请日：2005-07-05

Applicant: 삼성전자주식회사

Inventor： 임헌형 ,  이현덕 ,  유영섭 ,  장원준 ,  이웅 ,  박정현 ,  이상경 ,  지정근 ,  이상훈

IPC: H01L27/115