公开(公告)号：KR102238257B1

公开(公告)日：2021-04-13

申请号：KR1020140111858A

申请日：2014-08-26

Applicant: 삼성전자주식회사

Inventor： 고현용 ,  이은영 ,  지정근 ,  최은영 ,  김진균 ,  임헌형

IPC: H01L21/336

Abstract: 본 발명의 실시예에 따른 반도체 장치의 제조 방법은, 산화된 표면층을 갖는 금속층을 포함하는 기판을 열처리 챔버 내에 장착하는 단계, 열처리 챔버 내에 수소 라디칼을 생성하는 단계, 및 수소 라디칼을 이용해 금속층의 산화된 표면층을 환원하는 단계를 포함할 수 있다.

公开(公告)号：KR1020160029236A

公开(公告)日：2016-03-15

申请号：KR1020140117956

申请日：2014-09-04

Applicant: 삼성전자주식회사

Inventor： 김동우 ,  김동겸 ,  임헌형 ,  지정근

IPC: H01L27/115 ,  H01L21/8247 ,  H01L21/20

CPC classification number: H01L27/11582 ,  H01L27/11521 ,  H01L27/11526 ,  H01L27/11556 ,  H01L27/11568 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/11524

Abstract: 본발명의실시형태에따른반도체장치의제조방법은, 제1 기판상에복수의제1 반도체소자및 상기복수의제1 반도체소자를덮는절연층을마련하는단계; 상기절연층상에제1 층및 제2 층을갖는제2 기판을형성하는단계; 및상기제2 기판상에복수의제2 반도체소자를형성하는단계; 를포함하고, 상기제2 기판형성단계는, 상기절연층상에시드층으로상기제1 층을형성하는단계와, 상기제1 층으로부터상기제2 층을에피택시성장시키는단계를갖는다.

Abstract translation: 根据本发明实施例的制造半导体装置的方法包括以下步骤：在第一基板上制备多个第一半导体器件和覆盖多个第一半导体器件的绝缘层; 在所述绝缘层上形成具有第一层和第二层的第二衬底; 以及在所述第二基板上形成多个第二半导体器件。 形成第二基板的步骤包括以下步骤：在绝缘层上形成具有晶种层的第一层; 并从第一层外延生长第二层。 半导体装置可以高度集成。

公开(公告)号：KR1020150098309A

公开(公告)日：2015-08-28

申请号：KR1020140019412

申请日：2014-02-20

Applicant: 삼성전자주식회사

Inventor： 고현용 ,  김진균 ,  김동겸 ,  김중호 ,  남궁현 ,  이성해 ,  이은영 ,  지정근 ,  최은영 ,  황기현

IPC: H01L21/205

CPC classification number: H01L21/0228 ,  C23C16/01 ,  C23C16/40 ,  C23C16/45525 ,  H01L21/02164 ,  H01L21/02172 ,  H01L21/02175 ,  H01L21/02211 ,  H01L21/02219 ,  H01L21/68771 ,  H01L27/11582

Abstract: 반도체 장치의 제조 방법에 있어서, 증착 챔버 내부에 기판을 로딩한다. 기판 상에 예비 전구체 플로우를 공급하여 예비 전구체막을 형성한다. 예비 전구체막 상에 전구체 플로우 및 제1 산화제 플로우를 공급하여 전구체층 및 제1 산화제층을 교대로 반복적으로 형성한다. 전구체층 또는 제1 산화제층 상에 제2 산화제 플로우를 공급하여 제2 산화제층을 형성한다. 예비 전구체막을 미리 형성하여 대상체의 손상을 방지할 수 있다.

Abstract translation: 半导体器件的制造方法将衬底加载到沉积室的内部。 在衬底上提供前体前体流以形成前体前体膜。 在前体前体膜上提供前体流和第一氧化剂流，以交替地和重复地形成前体层和第一氧化层。 在前体层或第一氧化层上提供第二氧化流以形成第二氧化层。 预先形成前体前体膜以防止物体损坏。

公开(公告)号：KR1020120118947A

公开(公告)日：2012-10-30

申请号：KR1020110036603

申请日：2011-04-20

Applicant: 삼성전자주식회사

Inventor： 지정근 ,  김진균 ,  양준규 ,  최지훈 ,  김동겸 ,  황기현

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/11582 ,  H01L27/1157 ,  H01L21/823487 ,  H01L29/7926

Abstract: PURPOSE: A vertical memory device and a manufacturing method having excellent swing characteristic of transistors are provided to form a thin channel by removing a part of an exposed channel by a gap for forming a gate electrode thin. CONSTITUTION: A GSL(Ground Selection Line)(256), a word line(252), and an SSL(String Selection Line)(254) are separated on a substrate along a first direction vertical to a substrate(100). A plurality of first insulating film patterns(115) is formed among the GSL, the word line, and the SSL. A channel(143) is extended on the substrate. The channel penetrates the GSL, the word line, the SSL, and the first insulating layer patterns. [Reference numerals] (AA) First direction; (BB) Second direction; (CC) Third direction

Abstract translation: 目的：提供具有优异的晶体管摆动特性的垂直存储器件和制造方法，以通过用于形成栅电极薄的间隙去除暴露沟道的一部分而形成薄沟道。 构成：垂直于基板（100）的第一方向在基板上分离GSL（接地选择线）（256），字线（252）和SSL（串选择线）（254）。 在GSL，字线和SSL之间形成多个第一绝缘膜图案（115）。 通道（143）在基板上延伸。 通道穿透GSL，字线，SSL和第一绝缘层图案。 （附图标记）（AA）第一方向; （BB）第二方向; （CC）第三方向

公开(公告)号：KR100806130B1

公开(公告)日：2008-02-22

申请号：KR1020060065212

申请日：2006-07-12

Applicant: 삼성전자주식회사

Inventor： 이웅 ,  지정근 ,  김형기 ,  박정현 ,  손호민 ,  장원준

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L21/28273

Abstract: 불휘발성 메모리 장치의 제조방법은, 먼저 반도체 기판 상에 터널 산화막과 폴리실리콘층을 순차적으로 형성한다. 이어서 상기 폴리실리콘층을 질화 처리하여 상기 폴리실리콘층의 표면 부위를 제1 질화막으로 개질한다. 상기 제1 질화막에 대하여 산소 라디칼을 이용하는 라디칼 산화 처리를 수행하여 상기 제1 질화막을 산질화막으로 개질한다. 상기 산질화막 상에 저압 화학 기상 증착 방법을 이용하여 하부 산화막을 형성하고, 상기 하부 산화막 상에 제2 질화막 및 상부 산화막을 순차적으로 형성한다. 상기 상부 산화막 상에 도전층을 형성한다. 이로써, 상기 폴리실리콘층과 도전층 사이에 형성되는 다층 구조의 층간유전막의 누설전류 특성을 열화시키지 않으면서 상기 층간유전막의 커패시턴스를 증가시킬 수 있다.

公开(公告)号：KR100801062B1

公开(公告)日：2008-02-04

申请号：KR1020060063897

申请日：2006-07-07

Applicant: 삼성전자주식회사

Inventor： 지정근 ,  장원준 ,  이웅 ,  손호민 ,  이원준 ,  김형기 ,  박정현

IPC: H01L21/76 ,  H01L27/115 ,  H01L21/8247

CPC classification number: H01L21/76232

Abstract: 액티브 영역을 한정하는 트렌치 소자 분리 방법에 있어서, 기판 상에, 상기 기판을 부분적으로 노출시키는 제1 개구를 한정하며 패드 산화막 패턴 및 상기 패드 산화막 패턴보다 넓은 선폭을 갖는 질화막 패턴이 적층된 마스크 패턴을 형성한다. 이어서, 상기 패드 산화막 패턴에 의해 노출된 기판 표면의 일부를 제거하여, 상기 제1 개구와 연통되고 측벽이 제1 경사를 갖는 제2 개구를 형성하고, 상기 마스크 패턴을 식각 마스크로 사용하여 상기 마스크 패턴에 의해 노출된 기판을 식각하여, 상기 제2 개구와 연통되고 상기 제2 개구보다 폭이 좁고 측벽이 상기 제1 경사보다 급한 제2 경사를 갖는 트렌치를 형성한다. 계속해서, 상기 제1 개구, 제2 개구 및 트렌치를 완전히 채우는 절연막을 형성하여 소자 분리 영역을 완성한다. 상기 소자 분리 영역을 형성함으로써, 중앙 부위는 평평하고 에지 부위가 완만하게 경사진 액티브 영역을 형성할 수 있다.

公开(公告)号：KR100757333B1

公开(公告)日：2007-09-11

申请号：KR1020060099397

申请日：2006-10-12

Applicant: 삼성전자주식회사

Inventor： 백성권 ,  구본영 ,  김철성 ,  지정근 ,  노영진

IPC: H01L27/115

CPC classification number: H01L29/7881 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/115 ,  H01L27/11521 ,  H01L27/11568 ,  H01L29/42324 ,  H01L29/4234 ,  H01L29/792 ,  H01L21/3213

Abstract: A method for fabricating a non-volatile memory device is provided to remove detect sites from a tunnel insulating layer, thereby improving data maintaining characteristic and reliability of the device. An oxidization and a nitrification process using a reaction gas is performed on a substrate(100) to form a tunnel oxide layer(138). The tunnel oxide layer is primarily annealed under gas atmosphere containing nitrogen to eliminate defect sites, and then is secondarily annealed under gas atmosphere containing chlorine to eliminate remaining defect sites. A gate structure(140) is formed on the tunnel insulating layer, and source/drain regions(144) are formed on a surface of the substrate adjacent to the gate structure.

Abstract translation: 提供一种用于制造非易失性存储器件的方法，以从隧道绝缘层去除检测位置，从而提高器件的数据维护特性和可靠性。 在基板（100）上进行使用反应气体的氧化和硝化处理，以形成隧道氧化物层（138）。 隧道氧化层主要在含氮气体气氛下进行退火，以消除缺陷位置，然后在含氯气体气氛中二次退火，以消除剩余的缺陷位点。 栅极结构（140）形成在隧道绝缘层上，源极/漏极区（144）形成在与栅极结构相邻的衬底的表面上。

公开(公告)号：KR1020030055740A

公开(公告)日：2003-07-04

申请号：KR1020010085810

申请日：2001-12-27

Applicant: 삼성전자주식회사

Inventor： 유영훈 ,  지정근

IPC: H01L31/12

Abstract: PURPOSE: A method for fabricating optical communication elements including a mushroom-shaped plating layer is provided to form a bonding pad on a plating layer without an additional photoresist layer by forming a thick mushroom-shaped plating layer to an upper portion of the photoresist layer. CONSTITUTION: The first metal layer(22) is formed on a semiconductor substrate(21). A photoresist layer is formed on the first metal layer. A through-hole is formed by etching a predetermined portion of the photoresist layer. A mushroom-shaped plating layer(24) is formed on the first metal layer exposed by the through-hole. The second metal layer(25b) is formed on the mushroom-shaped plating layer and the photoresist layer. The photoresist layer is removed therefrom. The second metal layer is removed from the semiconductor substrate.

Abstract translation: 目的：提供一种用于制造包括蘑菇形镀层的光通信元件的方法，通过在光致抗蚀剂层的上部形成厚的蘑菇形镀层，在镀层上形成接合焊盘，而不需要额外的光致抗蚀剂层。 构成：第一金属层（22）形成在半导体衬底（21）上。 在第一金属层上形成光致抗蚀剂层。 通过蚀刻光致抗蚀剂层的预定部分形成通孔。 在由通孔露出的第一金属层上形成蘑菇状镀层（24）。 第二金属层（25b）形成在蘑菇状镀层和光致抗蚀剂层上。 从其中除去光致抗蚀剂层。 从半导体衬底去除第二金属层。

公开(公告)号：KR1019980006800A

公开(公告)日：1998-03-30

申请号：KR1019960020345

申请日：1996-06-07

Applicant: 삼성전자주식회사

Inventor： 지정근

IPC: H03B1/00

公开(公告)号：KR1020160116882A

公开(公告)日：2016-10-10

申请号：KR1020150045245

申请日：2015-03-31

Applicant: 삼성전자주식회사

Inventor： 남궁현 ,  김동겸 ,  김정환 ,  지정근 ,  양한빛 ,  유지만

IPC: H01L27/115

CPC classification number: H01L29/42328 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/11519 ,  H01L27/11521 ,  H01L27/11565 ,  H01L27/11582 ,  H01L29/42324 ,  H01L29/42344 ,  H01L29/66825 ,  H01L29/7881 ,  H01L29/7926

Abstract: 반도체장치는기판, 기판상에형성된터널절연막패턴, 터널절연막패턴상에적층된전하저장패턴, 전하저장패턴상에적층되며전하저장패턴보다감소된폭을갖는유전막패턴, 유전막패턴상에적층되며유전막패턴보다확장된폭을갖는컨트롤게이트, 및컨트롤게이트상에적층된금속함유게이트를포함한다.

Abstract translation: 半导体器件包括衬底，衬底上的隧道绝缘图案，隧道绝缘图案上的电荷存储图案，具有小于电荷存储图案上的电荷存储图案的宽度的电介质图案，具有 大于电介质图案上的电介质图案的宽度的宽度，以及控制栅上的含金属栅极。