-
公开(公告)号：KR100247940B1
公开(公告)日：2000-03-15
申请号：KR1019970077779
申请日：1997-12-30
Applicant: 삼성전자주식회사
IPC: H01L21/76
Abstract: 본 발명은 식각저지 라이너를 사용하는 트렌치 소자분리 방법에 관하여 개시한다. 본 발명은 트렌치 영역의 측벽 및 바닥에 산화막 라이너를 형성하고 산화막 라이너 표면에 질소를 함유하는 가스 분위기에서 플라즈마 처리를 실시함으로써, 산화막 라이너 표면에 산화막 식각용액에 대하여 높은 식각 선택비를 보이는 식각저지 라이너를 선택적으로 형성하는 것을 특징으로 한다. 이에 따라, 트렌치 영역들 사이의 활성영역을 노출시키기 위하여 활성영역 상에 형성된 패드산화막 패턴 및 패드질화막 패턴을 과도식각공정으로 제거할지라도 트렌치 영역의 측벽이 노출되는 것을 방지할 수 있다.
-
公开(公告)号：KR1019990079931A
公开(公告)日：1999-11-05
申请号：KR1019980012831
申请日：1998-04-10
Applicant: 삼성전자주식회사
Inventor： 김기준
IPC: G11C29/00
Abstract: 본 발명은 마이크로 컨트롤러에 관한 것으로서, 구체적으로는 롬/스타틱램 테스팅 회로에 관한 것으로서, 제 1 외부 어드레스를 공급받는 어드레스 입력 단자와 상기 제 1 외부 어드레스에 대응하는 데이터를 출력하는 데이터 출력 단자를 갖는 제 1 형 메모리와; 활성화된 테스트 신호에 응답하여, 입력된 상기 데이터를 두 개의 출력 단자 중 하나의 출력 단자를 통하여 선택적으로 출력하기 위한 제 1 디멀티플렉서와; 리드/라이트 활성화 신호를 공급받기 위한 입력 단자와, 어드레스를 공급받기 위한 어드레스 입력 단자와, 데이터를 공급받기 위한 데이터 입력 단자와, 내부 데이터를 출력하기 위한 데이터 출력 단자를 갖는 제 2 형 메모리와; 상기 외부 어드레스를 상기 제 2 형 메모리 타입의 내부 어드레스로 변환하기 위한 어드레스 변환기와; 상기 활성화된 테스트 신호에 응답하여, 상기 내부 어드레스와 제 2 외부 어드레스 중 하나의 어드레스를 선택하여 상기 제 2 형 메모리로 공급하기 위한 제 1 멀티플렉서와; 상기 활성화된 테스트 신호에 응답하여, 상기 제 1 디멀티플렉서로부터 공급되는 상기 데이터와 외부 데이터 중 하나의 내부 데이터를 상기 제 2 형 메모리로 선택적으로 공급하기 위한 제 2 멀티플렉서와; 상기 내부 데이터에 대응하는 상기 리드 활성화 신호와 상기 라이트 활성화 신호 중 하나의 신호를 선택하여 상기 제 2 형 메모리로 공급하기 위한 제 3 멀티플렉서 및; 상기 활성화된 테스트 신호에 응답하여, 두 개의 출력 단자 중 하나의 출력 단자를 통하여 상기 내부 데이터를 선택적으로 출력하기 위한 제 2 디멀티플렉서를 포함한다.
-
公开(公告)号：KR1019990065962A
公开(公告)日：1999-08-16
申请号：KR1019980001526
申请日：1998-01-20
Applicant: 삼성전자주식회사
IPC: H01L21/24
Abstract: 본 발명은 고집적 반도체 장치에 적합한 개선된 인터커넥션 기술을 개시한다. 서로 다른 소자들의 도전층간을 연결하기 위한 인터커넥션층의 형성공정에서, 미세 패터닝의 어려움과 실리사이드층의 제조에 필요한 실리콘막의 증착 및 제거공정의 어려움을 해결하고, 나아가서 도전층들중 이온주입된 활성영역으로서 사용될 도전층의 접합누설을 최소화하기 위하여, 반도체 기판에 형성된 필드영역간에 위치되고 트랜지스터의 소오스 또는 드레인영역으로서 기능하는 제1도전층과, 원하는 접속을 이루기 위해 상기 제1도전층에 연결되어질 제2도전층을 금속 실리사이드로서 상호연결하는 방법에 있어서; 상기 도전층들이 형성된 기판의 상부전체에 절연막을 형성한 다음, 상기 제1,2도전층의 상부일부에 형성된 상기 절연막만을 제거하고 실리콘막을 전체적으로 도포하는 단계와; 상기 금속 실리사이드가 형성될 부위를 제외한 나머지 부위에 존재하는 상기 실리콘막 및 절연막을 제거하고 상기 금속 실리사이드를 형성하기 위해 필요한 내열금속막을 전체적으로 증착한 후, 열처리에 의해 상기 제1,2도전층을 상호연결하는 상기 금속 실리사이드를 얻는 단계를 가짐을 특징으로 한다.
-
公开(公告)号：KR1019970055403A
公开(公告)日：1997-07-31
申请号：KR1019950057000
申请日：1995-12-26
Applicant: 삼성전자주식회사
Inventor： 김기준
IPC: H03K5/12
Abstract: 본 발명은 디지탈 로직을 설계 및 구현함에 있어서 타이밍에 심각한 영향을 받는 신호경로에 부가되는 지연 시간 조정회로에 관한 것으로서, 입력 신호를 소정의 단위 시간 만큼 지연시키는 지연소자가 소정 갯수로 직렬 연결된 지연부 및 상기 지연부의 출력신호를 소정의 제어신호에 의해 출력신호로 전송하는 전송게이트로 구성된 신호지연수단을 구비하고, 상기 신호지연수단은 상기 지연부의 지연소자 갯수를 각각 달리하고, 상기 신호 지연수단이 하나 이상 병렬로 연결되며, 상기 전송게이트의 제어신호 중 하나만 선택되어 입력신호가 전송됨을 특징으로 한다.
본 발명에 의하면 디지탈 로직을 설계 및 구현함에 있어서 타이밍에 심각한 영향을 받는 신호경로에 사용함으로써 타이밍에 대한 신뢰성을 높이고, 아울러 반도체 장치 구현의 시간과 경비를 감소시킬 수 있다.-
-
Patent Agency Ranking
-
公开(公告)号：KR1019890004644B1
公开(公告)日：1989-11-21
申请号：KR1019870003481
申请日：1987-04-11
Applicant: 삼성전자주식회사
IPC: H01L31/00
Abstract: The manufacturing method for the LED for application to FAX or photo copier comprises steps of : (a) epitaxial growth of a p-type AlGaAS(32), a n-type AlGaAS(33) and a n-type GaAS(34) with a fixed thickness in sequence on the GaAS substrate(31); (b) forming ptype region(35) by diffusing Zn at a fixed part of the epitaxial layer; (c) forming an ohmic contact(45) by etching the n-type GaAS(34); (d) forming a P-N junction, which is light emitting region, by etching a part of the p-type AlGaAS(32) and the p-type AlGaAS(32) and the n- type AlGaAS(33);(e) forming a protective film on the top layer;
Abstract translation: 用于传真或复印机的LED的制造方法包括以下步骤：（a）p型AlGaAS（32），n型AlGaAS（33）和n型GaAS（34）的外延生长，具有 在GaAS衬底（31）上依次具有固定的厚度; （b）通过在外延层的固定部分扩散Zn而形成p型区域（35）; （c）通过蚀刻n型GaAS（34）形成欧姆接触（45）; （d）通过蚀刻p型AlGaAS（32）和p型AlGaAS（32）和n型AlGaAS（33）的一部分形成作为发光区域的PN结;（e）形成 顶层保护膜;
-
-
-
公开(公告)号：KR101997154B1
公开(公告)日：2019-07-05
申请号：KR1020120104617
申请日：2012-09-20
Applicant: 삼성전자주식회사
IPC: G11C11/15 , H01L27/115 , H01L21/8247
-
-
-
-
-
-
-
-
-
Search Results
102
records
(took 0.031 seconds)
