公开(公告)号：KR1020060029720A

公开(公告)日：2006-04-07

申请号：KR1020040077854

申请日：2004-09-30

Applicant: 삼성전자주식회사

Inventor： 김재홍 ,  전종근 ,  신화수

IPC: H01L23/12 ,  H01L23/50

CPC classification number: H01L23/4093 ,  H01L23/49816 ,  H01L24/72

Abstract: 본 발명은 바이메탈 클립이 결합된 반도체 소자에 관한 것으로, 반도체 패키지를 적층하거나 반도체 패키지를 기판에 실장할 때 양호한 솔더 접합성을 확보하고, 반복적인 리플로우에 따른 반도체 소자의 휨을 억제하기 위해서, 반도체 소자의 양면에 바이메탈 소재의 클립이 결합된 바이메탈 클립이 결합된 반도체 소자를 제공한다. 즉 바이메탈 소재의 클립을 적층 패키지나 모듈의 상하부면에 결합함으로써, 적층된 반도체 패키지들 사이 또는 반도체 패키지와 기판 사이의 전기적 연결을 위한 솔더 리플로우 공정에서 소정의 압력으로 전기적 연결 부분을 눌러주기 때문에, 양호한 솔더 접합성의 확보와 더불어 반도체 패키지들이 휘는 불량을 억제할 수 있다.
그리고 바이메탈 클립은 금속으로 반도체 소자의 열방출 특성을 향상시킬 수 있고, 열방출 특성을 더욱 향상시키기 위해서 반도체 소자와 바이메탈 클립 사이에 접착제를 개재할 수도 있다. 또는 반도체 소자에 작용하는 기계적인 스트레스를 줄이기 위해서, 반도체 소자의 양면을 압착하는 부분을 요철판 형태로 형성할 수 있다. 또는 여러개의 반도체 패키지가 모듈용 기판에 실장된 모듈의 경우, 반도체 패키지에 각기 독립적으로 바이메탈 클립을 결합할 수도 있다. 물론 모듈용 기판을 중심으로 양면에 반도체 패키지가 실장된 경우, 모듈용 기판을 사이에 두고 상하에 위치하는 반도체 패키지를 쌍으로 바이메탈 클립이 결합된다.
바이메탈, 클립, 클램프, 적층, 모듈

公开(公告)号：KR1020060003429A

公开(公告)日：2006-01-11

申请号：KR1020040052310

申请日：2004-07-06

Applicant: 삼성전자주식회사

Inventor： 천대상 ,  김재홍 ,  김희석 ,  전종근 ,  신화수

IPC: H01L21/78

CPC classification number: H01L21/78 ,  H01L21/6835 ,  H01L2221/6834 ,  H01L2221/68354 ,  H01L2221/68368

Abstract: 본 발명의 반도체소자 제조를 위한 반도체웨이퍼 처리방법은, 제1 표면과 제1 표면과 반대이면서 회로패턴이 형성되는 제2 표면을 갖는 반도체웨이퍼의 제2 표면에 일정 깊이의 홈을 형성하는 단계와, 홈이 파여진 제2 표면 위에 보호용 테이프의 제1 면을 부착시키는 단계와, 보호용 테이프의 제1 면과 반대되는 제2 면에 고정용 테이프를 부착시켜 반도체웨이퍼의 제1 표면이 상부에 배치되도록 하는 단계와, 반도체웨이퍼의 제1 표면을 일정 두께만큼 제거하여 홈에 의해 구분되는 칩을 상호 분리시키는 단계와, 그리고 분리된 칩의 제1 표면이 상부에 위치하도록 다이부착설비로 공급하는 단계를 포함한다.

公开(公告)号：KR1020030046794A

公开(公告)日：2003-06-18

申请号：KR1020010077051

申请日：2001-12-06

Applicant: 삼성전자주식회사

Inventor： 이종명 ,  김희석 ,  김상준 ,  김재홍

IPC: H01L23/12

CPC classification number: H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/4826 ,  H01L2224/73215 ,  H01L2224/73265 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: PURPOSE: A multi stack chip package is provided to be capable of stacking a plurality of semiconductor chips. CONSTITUTION: A multi stack chip package(200) is provided with the first lead frame(110), the second lead frame(140), an adhesive(180) located between the first and second lead frame(110,140) for attaching the first lead frame(110) on the second lead frame(140), and a package body(190) for protecting the resultant structure. The first lead frame(110) further includes a die pad(112), the first chip(120) attached on the upper portion of the die pad(112), the second chip(130) attached on the lower portion of the die pad(112), and the first lead(114) electrically connected with the first and second chip(120,130) through the first and second bonding wire(171,173). The second lead frame(140) further includes the third chip(150), the second lead(144) attached on the active surface of the third chip(150) and the third bonding wire(175) electrically connecting between the third chip(150) and the second lead(144).

Abstract translation: 目的：提供能够堆叠多个半导体芯片的多堆叠芯片封装。 构造：多堆叠芯片封装（200）设置有第一引线框架（110），第二引线框架（140），位于第一和第二引线框架（110,140）之间的粘合剂（180），用于附接第一引线 第二引线框架（140）上的框架（110），以及用于保护所得结构的封装主体（190）。 第一引线框架（110）还包括管芯焊盘（112），第一芯片（120）附接在管芯焊盘（112）的上部，第二芯片（130）附接在管芯焊盘的下部 （112），并且所述第一引线（114）通过所述第一和第二接合线（171,173）与所述第一和第二芯片（120,130）电连接。 第二引线框架（140）还包括第三芯片（150），安装在第三芯片（150）的有源表面上的第二引线（144）和电连接在第三芯片（150）之间的第三接合线（175） ）和第二引线（144）。

公开(公告)号：KR1020020029990A

公开(公告)日：2002-04-22

申请号：KR1020000060679

申请日：2000-10-16

Applicant: 삼성전자주식회사

Inventor： 김재홍 ,  권용안

IPC: H01L23/043

CPC classification number: H01L23/49811 ,  H01L24/48 ,  H01L2224/05599 ,  H01L2224/45099 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/85399 ,  H01L2924/00014 ,  H01L2924/01077 ,  H01L2924/01078 ,  H01L2924/01087 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2924/00012

Abstract: PURPOSE: A semiconductor package including a substrate having a mounting lead is provided to prevent a contact defect or connection defect of a solder ball in a process for forming the solder ball, by including a semiconductor chip, the substrate on which the semiconductor chip is mounted and the mounting lead formed on the lower surface of the substrate. CONSTITUTION: Bonding pads(212) are formed in the semiconductor chip(210). The semiconductor chip is mounted on a chip mounting unit. Electrode pads(252) corresponding to the bonding pads are formed on the upper surface(253) of the substrate(250). Electrode terminals(254) disposed in the outside are formed on the lower surface(255) of the substrate, corresponding to the electrode pads. A connection unit electrically connects the bonding pads with the electrode pads, respectively. Encapsulant(240) encapsulates the semiconductor chip, the connection unit and a part of the upper surface of the substrate including the electrode pad. The mounting leads(220) protrude from the outside of the substrate along the lower surface of the substrate, and one side of the mounting leads is electrically connected to the electrode terminal. The mounting leads are used as external connection terminals.

Abstract translation: 目的：提供包括具有安装引线的基板的半导体封装，以通过包括半导体芯片，其上安装有半导体芯片的基板来防止在形成焊球的过程中焊球的接触缺陷或连接缺陷 并且安装引线形成在基板的下表面上。 构成：在半导体芯片（210）中形成接合焊盘（212）。 半导体芯片安装在芯片安装单元上。 对应于接合焊盘的电极焊盘（252）形成在衬底（250）的上表面（253）上。 设置在外部的电极端子（254）形成在与电极焊盘相对应的基板的下表面（255）上。 连接单元分别将接合焊盘与电极焊盘电连接。 封装剂（240）封装半导体芯片，连接单元和包括电极焊盘的基板的上表面的一部分。 安装引线（220）沿着基板的下表面从基板的外部突出，并且安装引线的一侧电连接到电极端子。 安装引线用作外部连接端子。

公开(公告)号：KR1020010094694A

公开(公告)日：2001-11-01

申请号：KR1020000017963

申请日：2000-04-06

Applicant: 삼성전자주식회사

Inventor： 김재홍 ,  공준진

IPC: H03M13/41

CPC classification number: H03M13/256 ,  H03M13/25 ,  H03M13/3961 ,  H03M13/4107

Abstract: PURPOSE: A TCM(Trellis Coded Modulation) decoding device and a method for the same are provided to perform a TCM function by using two convolutional codes. CONSTITUTION: The first branch metric calculator(801) calculates a real number part of a distance value between a coordinate point and a signal point and transmits the calculated value to set selectors(803-806). A branch metric value I corresponding to set 0 is outputted to the set selector(803). A branch metric value I corresponding to set 0 is outputted to the set selector(803). A branch metric value I corresponding to set 1 is outputted to the set selector(804). A branch metric value I corresponding to set 2 is outputted to the set selector(805). A branch metric value I corresponding to set 3 is outputted to the set selector(806). The second branch metric calculator(802) calculates an imaginary number part of the distance value between the coordinate point and the signal point and transmits the calculated value to set selectors(803-806). A branch metric value Q corresponding to set 0 is outputted to the set selector(803). A branch metric value Q corresponding to set 0 is outputted to the set selector(803). A branch metric value Q corresponding to set 1 is outputted to the set selector(804). A branch metric value Q corresponding to set 2 is outputted to the set selector(805). A branch metric value Q corresponding to set 3 is outputted to the set selector(806).

Abstract translation: 目的：提供TCM（网格编码调制）解码装置及其方法，以通过使用两个卷积码来执行TCM功能。 构成：第一分支度量计算器（801）计算坐标点和信号点之间的距离值的实数部分，并将计算值发送到设定选择器（803-806）。 对应于设定值0的分支度量值I被输出到设定选择器（803）。 对应于设定值0的分支度量值I被输出到设定选择器（803）。 对应于组1的分支量度值I被输出到设定选择器（804）。 对应于组2的分支度量值I被输出到集合选择器（805）。 对应于组3的分支量度值I被输出到设定选择器（806）。 第二分支度量计算器（802）计算坐标点和信号点之间的距离值的虚数部分，并将计算出的值发送到设置选择器（803-806）。 对应于设定值0的分支度量值Q被输出到设定选择器（803）。 对应于设定值0的分支度量值Q被输出到设定选择器（803）。 对应于组1的分支度量值Q被输出到集合选择器（804）。 对应于组2的分支度量值Q被输出到集合选择器（805）。 对应于组3的分支度量值Q被输出到集合选择器（806）。

公开(公告)号：KR1020010019685A

公开(公告)日：2001-03-15

申请号：KR1019990036234

申请日：1999-08-30

Applicant: 삼성전자주식회사

Inventor： 김재홍 ,  권용안 ,  성시찬

IPC: H01L23/10

Abstract: PURPOSE: A multi-chip package is provided to prevent a metal wire from being changed in the multi-chip package, by using a TAB lead instead of the metal wire regarding at least one of stacked semiconductor chips. CONSTITUTION: The first semiconductor chip has the first active surface(122) and the first rear surface(123). The semiconductor chip has the second active surface(132) and the second rear surface(133), located on the first semiconductor chip. At least the second semiconductor chip is adhered to a lead frame(117) which electrically connects the first and second semiconductor chips with an external apparatus. A TAB lead(142) is adhered to the first active surface of the first semiconductor chip, electrically connecting the first semiconductor and the lead frame. A unit for connection electrically connects the second semiconductor chip with the lead frame.

Abstract translation: 目的：通过使用TAB引线代替与堆叠的半导体芯片中的至少一个相关的金属线，提供了多芯片封装以防止多芯片封装中的金属线变化。 构成：第一半导体芯片具有第一有源表面（122）和第一后表面（123）。 半导体芯片具有位于第一半导体芯片上的第二有源表面（132）和第二后表面（133）。 至少第二半导体芯片粘附到引线框架（117），引线框架（117）将第一和第二半导体芯片与外部设备电连接。 TAB引线（142）粘附到第一半导体芯片的第一有源表面，电连接第一半导体和引线框架。 用于连接的单元将第二半导体芯片与引线框架电连接。

公开(公告)号：KR1020010008950A

公开(公告)日：2001-02-05

申请号：KR1019990027049

申请日：1999-07-06

Applicant: 삼성전자주식회사

Inventor： 배종대 ,  김재홍

IPC: H03D3/00

Abstract: PURPOSE: A frequency demodulator having a function of automatically adjusting a resonant frequency and phase shifter embedded in an integrated circuit is provided to automatically compensate a deviation of the resonant frequency due to an element Deterioration and an exterior temperature change. CONSTITUTION: A phase shifter(44) inputs a message signal frequency modulated via a communication channel from an exterior transmission side. The phase shifter(44) shifts the phase in proportion to an instant frequency of the inputted signal in reference to an internal resonant frequency and changes the resonant frequency according to the a predetermined control voltage. A phase comparer(42) compares the phase of the shifted signal and the phase of the message signal and outputs the result. A low pass filter(46) filters a low part of the signal from the phase comparer(42) and restores the original message signal. A switch(SW40) switches in response to a switching control signal and applies a direct current of the restored message signal as the control voltage.

Abstract translation: 目的：提供具有自动调节嵌入在集成电路中的谐振频率和移相器的功能的频率解调器，以自动补偿由于元件劣化和外部温度变化引起的谐振频率的偏差。 构成：移相器（44）输入经由来自外部发送侧的通信信道调制的消息信号。 移相器（44）根据内部谐振频率将相位与输入信号的即时频率成比例地移位，并根据预定的控制电压改变谐振频率。 相位比较器（42）比较移位信号的相位和消息信号的相位，并输出结果。 低通滤波器（46）对来自相位比较器（42）的信号的低部分进行滤波，并恢复原始信号信号。 开关（SW40）响应于开关控制信号而切换并施加恢复的信号信号的直流电流作为控制电压。

公开(公告)号：KR1020000056247A

公开(公告)日：2000-09-15

申请号：KR1019990005385

申请日：1999-02-18

Applicant: 삼성전자주식회사

Inventor： 김재홍

IPC: H03H11/00

CPC classification number: H03H11/04 ,  H03H11/0422 ,  H03H11/0444 ,  H03H11/1291

Abstract: PURPOSE: A circuit for compensating for frequency characteristic of a Gm-C filter is provided to compensate for a variation in the frequency characteristic of the Gm-C due to a process variation in fabrication of a semiconductor chip including the Gm-C filter. CONSTITUTION: In a Gm-C filter(30) configured using a resistor having wider variation in its fabrication process, when the frequency characteristic of the Gm-C filter is changed due to the process variation, a control current(Ir) corresponding to the variation in the frequency characteristic is generated and Gm value of the Gm-C filter is controlled depending on the control current, thereby minimizing the variation in the frequency characteristic of the Gm-C filter. A circuit for compensating for the frequency characteristic of the Gm-C filter includes a first control resistor(R1) having very low process variation, a second control resistor(R2) having the same process variation as that of the resistor used for the Gm-C filter, a first current source for supplying current to the first and second control resistors, and a second current source(I2) for generating the control current.

Abstract translation: 目的：提供一种用于补偿Gm-C滤波器的频率特性的电路，以补偿由于包括Gm-C滤波器的半导体芯片的制造过程变化而导致的Gm-C的频率特性的变化。 构成：在使用其制造过程中具有较大变化的电阻器的Gm-C滤波器（30）中，当由于工艺变化而改变Gm-C滤波器的频率特性时，对应于 产生频率特性的变化，并且根据控制电流来控制Gm-C滤波器的Gm值，从而最小化Gm-C滤波器的频率特性的变化。 用于补偿Gm-C滤波器的频率特性的电路包括具有非常低的工艺变化的第一控制电阻器（R1），具有与用于Gm-C滤波器的电阻器相同的工艺变化的第二控制电阻器（R2） C滤波器，用于向第一和第二控制电阻器提供电流的第一电流源和用于产生控制电流的第二电流源（I2）。

公开(公告)号：KR1019990079712A

公开(公告)日：1999-11-05

申请号：KR1019980012450

申请日：1998-04-08

Applicant: 삼성전자주식회사

Inventor： 김재홍

IPC: H03H7/18

Abstract: 주파수 변조 검파 장치가 개시된다. 이 장치는 주파수 변조된 신호를 대역 통과 필터링하여 출력하며, 각각이 fc±f1(여기서, fc는 주파수 변조된 신호의 중심 주파수) 및 fc±f2(f2＜f1)의 차단 주파수들을 갖는 제1 및 제2 대역 통과 필터들과, 제1 대역 통과 필터로부터 출력되는 신호의 주파수와 fc의 차를 검출하고, 검출된 차에 상응하는 레벨을 출력하는 제1 쿼드러쳐 검출부와, 제2 대역 통과 필터로부터 출력되는 신호의 주파수와 fc의 차를 검출하고, 검출된 차에 상응하는 레벨을 출력하는 제2 쿼드러쳐 검출부와, 외부로부터 입력된 비트율에 따라 가변되는 차단 주파수를 갖으며, 제1 쿼드러쳐 검출부의 출력을 저역 통과 필터링하는 제1 비트 율 필터, 비트율에 따라 가변되는 차단 주파수를 갖으며, 제2 쿼드러쳐 검출부의 출력을 저역 통과 필터링하는 제2 비트 율 필터와, 제1 비트 율 필터 로부터 출력되는 신호의 평균값인 제1 기준 신호와 제1 비트 율 필터의 출력을 비교하고, 비교된 결과를 제1 주파수 쉬프트 킹 신호로서 출력하는 제1 비교부와, 제2 비트 율 필터의 출력을 전파 정류하여 출력하는 전파 정류부 및 전파 정류부의 출력과 제2 및 제3 기준 신호들을 비교하고, 비교된 결과를 제2 주파수 쉬프트 킹 신호로서 출력하는 제2 비교부를 구비하는 것을 특징으로 한다.

公开(公告)号：KR200136481Y1

公开(公告)日：1999-02-18

申请号：KR2019950005235

申请日：1995-03-23

Applicant: 삼성전자주식회사

Inventor： 김재홍

IPC: C23F1/08

Abstract: 본 고안은 내경 가공용 테이퍼 와이어 장치에 관한 것이다. 본 고안에 따르면, 부식액 저장 수단(11), 상기 부식액 저장 수단(11)에 진입 가능하며 와이어(W)가 감겨 있는 회전 수단(15), 세척액 저장수단(12), 상기 회전 부재(15)로부터 풀린 와이어(W)를 세척액 저장 수단에 진입할 수 있게 하는 세척용 회전 안내 수단(24), 상기 세척액 저장 수단(12)으로 배출된 와이어(W) 표면에 잔류된 부식물 및 세척액을 제거할 수 있도록 펠트가 제공된 내측면을 통해 와이어(W) 외표면에 압력을 가할 수 있는 압력 수단(31) 및, 상기 압력 수단(31)을 통과한 와이어(W)를 감을 수 있으며 회전수가 제어 가능한 구동 회전수단(26)을 포함하는 테이퍼 와이어 에칭 장치가 제공된다.