-
公开(公告)号：KR1020080112012A
公开(公告)日：2008-12-24
申请号：KR1020070060687
申请日：2007-06-20
Applicant: 삼성전자주식회사
CPC classification number: H01L23/49575 , H01L23/50 , H01L24/48 , H01L24/49 , H01L2224/05554 , H01L2224/32145 , H01L2224/48091 , H01L2224/48247 , H01L2224/49171 , H01L2224/73265 , H01L2225/06562 , H01L2924/00014 , H01L2924/10162 , H01L2924/181 , H01L2924/00 , H01L2924/00012 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: A semiconductor package and a semiconductor device module setting up the same are provided to improve package yield as a lead classified as a plurality of pin groups is included and a plurality of pins having a identical function exists. A semiconductor package comprises a plurality of semiconductor chips and leads(151,152). The lead is connected with the pad of the semiconductor chip and is exposed to outside. The lead is classified as a plurality of pin groups. The semiconductor chip is classified as a plurality of chip groups. The pad of the semiconductor chip belonging to the same chip group is connected to the lead belonging to the same pin group.
Abstract translation: 提供半导体封装和设置其的半导体器件模块以提高封装产率，作为分类为多个引脚组的引线，并且存在具有相同功能的多个引脚。 半导体封装包括多个半导体芯片和引线（151,152）。 引线与半导体芯片的焊盘连接并暴露在外部。 引线被分类为多个引脚组。 半导体芯片被分类为多个芯片组。 属于相同芯片组的半导体芯片的焊盘连接到属于同一引脚组的引线。
-
公开(公告)号：KR100874953B1
公开(公告)日：2008-12-19
申请号：KR1020060091381
申请日：2006-09-20
Applicant: 삼성전자주식회사
CPC classification number: B28D5/0082 , H01L21/6836 , H01L21/78 , H01L24/27 , H01L24/29 , H01L24/83 , H01L2221/68327 , H01L2224/274 , H01L2224/83191 , H01L2224/8385 , H01L2924/01006 , H01L2924/01033 , H01L2924/01082 , H01L2924/014 , H01L2924/07802
Abstract: A wafer fixing apparatus is disclosed including a dicing stage structured to fix a semiconductor wafer. A die attach film is disposed on the dicing stage to attach the semiconductor wafer to the dicing stage. The die attach film attaches the semiconductor wafer to the dicing stage due to the tackiness of the die attach film. A wafer ring, which may be of a metallic material, is coupled to the dicing stage using a wafer ring attaching member.
Abstract translation: 公开了一种晶片固定设备，其包括被构造成固定半导体晶片的切割台。 芯片附着膜设置在切割台上以将半导体晶片附接到切割阶段。 由于管芯附着膜的粘性，管芯附着膜将半导体晶片附着到切割阶段。 可以是金属材料的晶片环使用晶片环附接构件耦合到切割台。
-
公开(公告)号：KR1020080082365A
公开(公告)日：2008-09-11
申请号：KR1020070023145
申请日：2007-03-08
Applicant: 삼성전자주식회사
CPC classification number: H01L2224/32225 , H01L2224/48091 , H01L2224/4824 , H01L2224/48465 , H01L2224/73215 , H01L2924/00014 , H01L2924/00
Abstract: A PCB(Printed Circuit Board) with a metal core, a method for fabricating the same, and a method for fabricating a semiconductor package using the PCB with the metal core are provided to reduce a cost by not performing a prepreg forming process. A method for fabricating a PCB includes the steps of: supplying a metal core(10); bonding a copper foil to the metal core; and patterning a PCB circuit by etching the copper foil bonded to the metal core. The method further includes the steps of coating the copper foil with an adhesive(20) to bond the copper foil to the metal core and processing a slot passing through the metal core and the copper foil after patterning the PCB circuit.
Abstract translation: 提供具有金属芯的PCB（印刷电路板），其制造方法以及使用该PCB与金属芯制造半导体封装的方法，以通过不进行预浸料坯成形处理来降低成本。 一种用于制造PCB的方法包括以下步骤：供应金属芯（10）; 将铜箔粘合到金属芯上; 以及通过蚀刻结合到金属芯的铜箔来图案化PCB电路。 该方法还包括以下步骤：用粘合剂（20）涂覆铜箔以将铜箔接合到金属芯上，并在PCB电路图案化之后处理通过金属芯和铜箔的槽。
-
公开(公告)号：KR100817050B1
公开(公告)日：2008-03-26
申请号：KR1020050078722
申请日：2005-08-26
Applicant: 삼성전자주식회사
CPC classification number: H01L21/76898 , H01L23/3114 , H01L23/481 , H01L2224/05001 , H01L2224/05008 , H01L2224/05022 , H01L2224/05024 , H01L2224/05026 , H01L2224/0508 , H01L2224/051 , H01L2224/05124 , H01L2224/05166 , H01L2224/05548 , H01L2224/05571 , H01L2224/056 , H01L2224/13024 , H01L2224/16 , H01L2224/274 , H01L2924/01078 , H01L2924/01079 , H01L2924/04941 , H01L2924/3011 , H01L2924/00014
Abstract: 반도체칩이 손상되는 것을 방지할 수 있는 웨이퍼 레벨의 반도체칩 패키지의 제조방법을 제공한다. 그 패키지 및 방법은 웨이퍼의 전면에 형성된 적어도 1층 이상의 도전성 패턴 및 웨이퍼의 적어도 전면을 덮는 밀봉층을 포함한다. 도전성 패턴과 전기적으로 연결되어, 웨이퍼의 전면과 반대되는 배면에 매립된 칩플러그 및 칩플러그와 전기적으로 연결되며, 웨이퍼의 배면에 재 배선을 형성하고 접합을 위한 단자를 포함한다.
웨이퍼 레벨, 패키지,밀봉층, 칩플러그, 손상방지Abstract translation: 半导体芯片封装可以包括设置在晶片的前表面上的一个或多个导电图案。 封装层可以至少覆盖晶片的前表面。 芯片插头可以电连接到导电图案，并且可以嵌入在晶片的后表面中。 外部连接端子可以电连接到芯片插头，并且可以设置在晶片的后表面上。
-
公开(公告)号：KR1020070048952A
公开(公告)日：2007-05-10
申请号：KR1020050106068
申请日：2005-11-07
Applicant: 삼성전자주식회사
CPC classification number: H01L2224/16145 , H01L2224/32145 , H01L2224/48091 , H01L2224/73265 , H01L2924/15311 , H01L2924/00014
Abstract: 본 발명은 내부 접속 단자를 갖는 멀티 칩 패키지에 관한 것으로, 본딩 와이어를 이용하여 반도체 칩들을 연결하는 경우, 피적층 반도체 칩에 비해서 크기가 동일하거나 큰 적층 반도체 칩과 피적층 반도체 칩의 사이에는 고가의 스페이서가 개재되어야 하기 때문에, 제조 비용을 절감하기 위해서는 피적층 반도체 칩이 적층 반도체 칩보다 큰 경우에만 멀티 칩 패키지의 구현이 가능하다. 또한, 반도체 칩에 비아 홀을 형성시킨 다음 반도체 칩을 적층하는 경우, 제조 공정이 복잡하고, 반도체 칩들의 크기가 동일한 경우에만 멀티 칩 패키지의 구현이 가능하다. 이와 같은 문제점을 해결하기 위해서, 본 발명은 반도체 칩의 칩 패드로부터 연장되어 반도체 칩들을 연결시키는 복수개의 내부 접속 단자들과, 칩 패드와 내부 접속 단자들의 연결 부분에 각각 형성되는 도금막을 이용하여 반도체 칩들을 전기적으로 접속시키는 내부 접속 단자를 갖는 멀티 칩 패키지를 제공한다. 본 발명에 따르면, 내부 접속 단자는 어떠한 크기의 반도체 칩에도 용이하게 적용 가능하기 때문에, 반도체 칩들의 크기와 무관하게 적층하여 멀티 칩 패키지를 구현할 수 있으며, 개별적으로 형성된 내부 접속 단자를 이용하여 반도체 칩들을 연결시키기 때문에, 제조 공정이 단순해질 수 있다.
반도체 칩, 칩 패드, 내부 접속 단자, 제 1 도금막, 제 2 도금막-
Patent Agency Ranking
公开(公告)号：KR1020070018363A
公开(公告)日：2007-02-14
申请号：KR1020050073001
申请日：2005-08-09
Applicant: 삼성전자주식회사
IPC: H01L21/301
CPC classification number: H01L21/67132
Abstract: 본 발명은 웨이퍼의 다이싱 공정에 의해 웨이퍼 칩, 다이부착필름과 기저필름의 절단면 상에 발생하는 접착제 성분의 고착물을 제거하으로써, 신뢰성있는 반도체 소자의 패키징 방법을 제공할 수 있는 패키징을 위한 웨이퍼 칩의 제조 방법을 제공한다. 본 발명은, 웨이퍼를 제공하는 단계; 상기 웨이퍼의 이면 상에 상기 웨이퍼를 지지하며, 부착층 및 기저필름층을 포함하는 제 1 기저필름을 부착하는 단계; 상기 제 1 기저필름이 부착된 웨이퍼를 다이싱하여 웨이퍼 칩을 형성하는 단계; 상기 웨이퍼 칩으로부터 상기 제 1 기저필름을 분리시키는 단계; 상기 웨이퍼 칩의 상기 제 1 기저필름이 분리된 측 상에 상기 웨이퍼 칩을 지지하며, 부착층 및 기저필름층을 포함하는 제 2 기저필름을 다시 부착하는 단계를 포함하는 패키징을 위한 웨이퍼 칩의 제조 방법에 관한 것이다.
웨이퍼 칩, 다이싱(dicing), 다이부착필름(die attach film), 픽업 니들(pick-up niddle)-
公开(公告)号：KR100648039B1
公开(公告)日：2006-11-23
申请号：KR1020040072992
申请日：2004-09-13
Applicant: 삼성전자주식회사
IPC: H01L21/60
CPC classification number: H01L23/3128 , H01L21/4867 , H01L21/563 , H01L23/3114 , H01L23/49816 , H01L24/45 , H01L24/48 , H01L25/0657 , H01L2224/1134 , H01L2224/131 , H01L2224/16225 , H01L2224/32145 , H01L2224/32225 , H01L2224/45015 , H01L2224/451 , H01L2224/45144 , H01L2224/45147 , H01L2224/48091 , H01L2224/48227 , H01L2224/48465 , H01L2224/73203 , H01L2224/73204 , H01L2225/0651 , H01L2225/06568 , H01L2924/00011 , H01L2924/00013 , H01L2924/00014 , H01L2924/01029 , H01L2924/01079 , H01L2924/01327 , H01L2924/14 , H01L2924/15311 , H01L2924/181 , H05K3/3484 , H05K3/4015 , H05K2201/0367 , H05K2201/10734 , H05K2203/043 , H05K2203/049 , H01L2224/13099 , H01L2924/00012 , H01L2924/00 , H01L2924/20752 , H01L2924/20755 , H01L2924/2075 , H01L2924/20754 , H01L2224/0401
Abstract: 본 발명은 솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조 방법 및 구조에 관한 것이다. 본 발명은 볼 미부착 불량, 볼 단락 불량, 볼 변형 불량과 같은 종래의 문제점들을 해결하고, 미세 볼 피치를 구현할 뿐만 아니라, 솔더 볼의 접합 신뢰도를 향상시키기 위한 것이다. 본 발명의 솔더 볼 형성 방법에 따르면, 먼저 와이어 본딩을 통하여 배선 기판의 랜드 패턴 위에 와이어 볼 범프를 형성하고, 스크린 프린트를 통하여 와이어 볼 범프 위에 솔더 크림을 도포한다. 이어서, 리플로우를 통하여 솔더 크림을 용융시킴으로써 와이어 볼 범프가 내장된 솔더 볼을 형성한다.
솔더 볼, 와이어 볼 범프, 스크린 프린트, 솔더 크림-
公开(公告)号：KR1020060115145A
公开(公告)日：2006-11-08
申请号：KR1020050037496
申请日：2005-05-04
Applicant: 삼성전자주식회사
IPC: B23K1/08
Abstract: A solder reflow apparatus capable of preventing generation of dendrites and intermetallic compounds in cooling process after melting lead-free solder balls, improving adhesion of the lead-free solder balls, preventing deformation and electrical sort-circuit of the lead-free solder balls and improving reliability of a semiconductor package to which the lead-free solder balls are applied is provided. In a solder reflow apparatus comprising a transfer belt(140) for transferring a semiconductor product(20) on which solder balls are formed, a heating part for melting the solder balls, and a cooling part for cooling the melted solder balls, the solder reflow apparatus is characterized in that the cooling part(120) comprises a cooling water tank(122) in which the cooling water(121) is contained, a level of the cooling water is higher than a semiconductor product of which a portion is loaded on the transfer belt, and the solder balls are dipped into the cooling water and rapidly cooled. The cooling part further comprises: openings(123) formed on both sidewalls of the cooling water tank such that the transfer belt and the semiconductor product passes through the openings; a pump(124) installed under the cooling water tank to supply cooling water into the cooling water tank; a cooling water inlet(125) formed on an outer portion of the cooling water tank adjacently to the opening; and a cooling water inflow pipe(126) for connecting the cooling water inlet and the pump.
Abstract translation: 一种焊料回流设备，其能够在熔化无铅焊球之后的冷却过程中防止产生枝晶和金属间化合物，改善无铅焊球的粘附性，防止无铅焊球的变形和电气分类回路，并改善 提供了施加无铅焊球的半导体封装的可靠性。 在包括用于转移其上形成焊球的半导体产品（20）的转印带（140）的焊料回流装置，用于熔化焊球的加热部分和用于冷却熔融的焊球的冷却部件，回流焊 装置的特征在于，冷却部件（120）包括容纳冷却水（121）的冷却水箱（122），冷却水的水平高于在其上装载部分的半导体产品 转移带，焊球浸入冷却水中并迅速冷却。 冷却部还包括：形成在冷却水箱的两侧壁上的开口（123），使得转印带和半导体产品通过开口; 安装在所述冷却水箱下方的泵（124），以将冷却水供给到所述冷却水箱中; 冷却水入口（125），形成在所述冷却水箱的与所述开口相邻的外侧部分上; 以及用于连接冷却水入口和泵的冷却水流入管（126）。
-
公开(公告)号：KR100582056B1
公开(公告)日：2006-05-23
申请号：KR1020040051957
申请日：2004-07-05
Applicant: 삼성전자주식회사
IPC: H01L21/78
CPC classification number: H01L21/67132
Abstract: 본 발명은 박형 칩 분리 장치에 관한 것으로, 1차로 탄성을 갖는 이형핀으로 자외선 테이프에서 박형 칩을 분리한 이후에, 2차로 박형 칩 크기에 대응되는 상부면을 갖는 이형판을 박형 칩의 하부면에 밀착시켜 박형 칩의 휨을 보상하는 박형 칩 분리 장치를 제공한다.
따라서 탄성을 갖는 이형핀이 자외선 테이프에서 박형 칩을 분리할 때 완충 작용을 하기 때문에, 이형핀이 박형 칩에 작용하는 기계적인 충격을 최소화할 수 있다. 그리고 이형핀으로 박형 칩을 분리한 이후에 칩 이송기와 이형핀으로 지지되는 박형 칩의 하부면으로 이형판이 상승하여 박형 칩을 사이에 두고 칩 이송기와 이형판이 밀착되면서 박형 칩의 하부면을 진공 흡착하기 때문에, 이형핀에 의해 분리된 박형 칩의 휨을 보상할 수 있다. 또한 이형판을 박형 칩의 하부면에 밀착시킴으로써, 이형핀 주위에 집중되는 기계적인 스트레스를 박형 칩 하부면 전체로 분산하는 효과도 있다. 이런 이유로 80㎛ 이하의 두께를 갖는 박형의 웨이퍼에 대한 칩 분리 및 접착 공정의 작업성을 확보할 수 있다.
박형 칩, 분리, 이형, 다이 접착, 휨-
公开(公告)号：KR1020050003762A
公开(公告)日：2005-01-12
申请号：KR1020030045254
申请日：2003-07-04
Applicant: 삼성전자주식회사
IPC: H01L23/12
CPC classification number: H01L2224/73215 , H01L2924/15311
Abstract: PURPOSE: A stack package and a manufacturing method thereof are provided to stack chip scale packages without changing a structure thereof by using a single-designed tape wiring substrate. CONSTITUTION: A semiconductor chip(11) includes an electrode pad formed along an active side thereof. A tape wiring substrate includes a polyimide tape, an elastomer, a wiring pattern, and a window. A first bonding wire(17) is connected to the electrode pad and an inner connection pad through the window. A solder ball(16) is formed on each solder bump pad. A first chip scale package(10) and a second chip scale package include a first resin sealing part for sealing the electrode pad connected to the inner connection pad. A package connection wiring substrate includes a substrate wiring pattern including an outer connection pad and a solder ball connection pad and a hole. A solder ball of a second chip scale package is connected to the solder ball connected pad through the hole. A second bonding wire is connected to the outer connection pad of the package connection wiring substrate and an outer connection pad of a first chip scale package. A second resin sealing part is used for sealing the outer connection pad of the package connection wiring substrate and the outer connection pad of the first chip scale package.
Abstract translation: 目的：提供一种堆叠封装及其制造方法，用于通过使用单一设计的带状布线基板来堆叠芯片级封装而不改变其结构。 构成：半导体芯片（11）包括沿其活性侧形成的电极焊盘。 带状布线基板包括聚酰亚胺带，弹性体，布线图案和窗。 第一接合线（17）通过窗口连接到电极焊盘和内部连接焊盘。 在每个焊料凸块上形成焊球（16）。 第一芯片级封装（10）和第二芯片级封装包括用于密封连接到内连接焊盘的电极焊盘的第一树脂密封部分。 封装连接布线基板包括包括外部连接焊盘和焊球连接焊盘和孔的基板布线图案。 第二芯片级封装的焊球通过该孔与焊球连接的焊盘连接。 第二接合线连接到封装连接布线基板的外部连接焊盘和第一芯片级封装的外部连接焊盘。 第二树脂密封部分用于密封封装连接布线基板的外连接焊盘和第一芯片级封装的外连接焊盘。
-
-
-
-
-
-
-
-
-
Search Results
87
records
(took 0.024 seconds)
