Abstract:
PURPOSE: An encoding and decoding block structure for reducing process delay time of a CELP vocoder and an encoding and decoding method using the structure are provided to divide an encoding block into sub-modules to process the encoding block to decrease the entire delay time of a system. CONSTITUTION: An encoding block is divided into a plurality of sub-modules(31) having a predetermined quantity of calculation corresponding to encoding process delay time determined in one frame, and encoding is executed for each of the sub-modules. A decoding block is divided into sub-frames(32) that are determined based on one frame between the sub-modules, and decoding is carried out by the sub-frames. When process delay time of one frame is 20ms, the encoding block is divided into eight sub-modules each of which has the processing time of 2ms, and the decoding block is divided into four sub-frames each of which has the processing time of 1ms. A sound signal is encoded and decoded through the encoding and decoding block.
Abstract:
본 발명은 이동통신용, 개인통신용 등에 유용하게 적용하고 있는 보코더 기법중 하나인 CELP부호화에 관한 것으로서, 본 발명에서 제공하는 정규 펄스 여기 방식을 이용한 CELP 보커더의 피치 검색 방법은 입력 음성 신호를 포만트 필터에 통과시켜 잔여신호를 생성시키는 제1단계와, 상기 제1단계에서 생성된 잔여 신호를 인식 가경화 필터를 통과시키는 제2단계와 상기 제2단계의 결과 신호를 데시메이션시켜 다수의 잔여 신호를 그룹화하는 제3단계와, 상기 제3단계에서 생성된 다수의 잔여 신호 그룹 중 최적으로 데시메이션된 잔여 신호 그룹을 표본값으로 선택하는 제4단계와, 피치 지연값을 일정간격으로 증가시키면서, 상기 제4단계에서 선택된 표본값에 대해 합성 음성을 구한후 상기 제1단계에서 입력된 음성 신호와의 오차를 구하는 제5단계와, 상� �� 제5단계 결과 오차가 가장적은 때의 피치 지연과 피치 이득을 선택하는 제6단계로 구성되어 피치 검색시간을 약 48%정도로 줄일 수 있으므로, 처리 속도가 낮은 저가의 DSP칩으로도 CELP 보커더의 실시간 구현을 할 수 있으며, 휴대용 보커더의 사용시간을 연장시킬 수 있게 되어, 상품의 대외 경쟁력을 높일 수 있다는 장점이 있다.
Abstract:
본 발명은 병렬 길쌈 부호화기를 사용한 채널 부호기 설계방법에 관한 것으로서, 프레임 데이터를 보관하는 램(RAM)을 사용하지 않고 프레임 입력 데이터 레지스터에 데이터가 입력됨과 동시에 병렬 길쌈 부호화기를 사용하여 인코딩하고, 인터리버 RAM 2개를 교대로 사용하여 인터리빙을 처리하는 새로운 채널 부호기 설계방법을 제공함으로써, 제한 요소로 작용되었던 인코더 입력 버퍼 램(ERAM)을 판독(Read)하면서 길쌈 부호화를 수행하고 있는 동안에는 마이크로 컨트롤러가 프레임 입력 데이터 레지스터에 입력 데이터를 저장할 수 없는 제한을 해결할 수 있음에 따라 데이터 요청 인터럽트의 위치를 옵셋을 주어 조정하여야 하는 추가적인 제어가 불필요하고, 마이크로 컨트롤러가 마진을 가지고 충분한 시간에 프레임 입력 데이터 레지스터의 엑세스� � 가능하며, ERAM 기록 어드레스 제어 회로와 Read 어드레스 제어 회로가 더 이상 필요치 않게 되었으며, 타이밍 제어가 간단하여 제어 로직 설계가 쉬운 효과를 가진다.
Abstract:
본 발명은 이동통신용, 개인통신용 등에 유용하게 적용하고 있고 보코더 기법중 하나인 CELP부호화에 관한 것으로서, 본 발명에서 제공되는 정규 펄스 여기 방식을 이용한 CELP 보코더의 피치 검색 방법은 입력 음성 신호를 포만트 필터에 통과시켜 잔여신호를 생성시키는 제1단계와, 상기 제1단계에서 생성된 잔여 신호를 인식 가중화 필터를 통과시키는 제2단계와, 상기 제2단계의 결과 신호를 데시메이션시켜 다수의 잔여 신호를 그룹화 하는 제3단계와, 상기 제3단계에서 생성된 다수의 잔여 신호 그룹 중 최적으로 데시메이션된 잔여 신호 그룹으로 표본값으로 선택하는 제4단계와, 피치 지연값을 일정간격을 증가시키면서, 상기 제4단계에서 선택된 표본값에 대해 합성 음성을 구한후 상기 제1단계에서 입력된 음성 신호와의 오차를 구하는 제5단계와, � �기 제5단계 결과 오차가 가장적은 때의 피치 지연과 피치 이득을 선택하는 제6단계로 구성되어 피치 검색시간을 약 48%정도로 줄일 수 있으므로, 처리 속도가 낮은 저가의 DSP칩으로도 CELP 보코더의 실시간 구현을 할 수 있으며, 휴대용 보코더의 사용시간을 연장시킬 수 있게 되어, 상품의 대외 경쟁력을 높일 수 있다는 장점이 있다.
Abstract:
The method adds to the existing pitch detection method the steps of: detecting a highly autocorrelated region (upper 45% of a speech signal peak distribution) to accept it as the candidate region for the pitch detection; padding the excluded region by zeros; applying the pitch detection algorithm only to the candidate region, thereby reduces the pitch detection time.
Abstract:
본 발명은 봉우리-골 검출의 예비 피치에 의한 보코더용 피치검색 철시간 단축 방법에 관한 것이다. 본 발명은 봉우리-골 검출의 데시메이션법에 의해 예비 피치들을 구하는 제1단계, 및 상기 예비 피치들에 대해서만 보코더용 피치필터의 계수를 구하는 제2단계으로 수행되는 것을 특징으로 하여, CELP 보코더의 실현시에 음질의 저하없이 보코더 전체 처리과정을 상당히 줄일 수 있는 효과가 있다.
Abstract:
본 발명은 CELP보코더에서 음성 신호의 피치검색 방법에 관한 것으로, 구체적으로는 음성파형에서 상관관게가 높은 봉우리의 대칭성을 측정하여 낮은 구간은 피치검색에서 제외시키는 상관관계 대칭특성을 이용한 CELP보코더의 피치검색 방법에 관한 것이다. 즉 본 발명에서는 피치 검색시 양의 봉우리를 이루는 상관 관계값만을 피치검색에 필요로하고 상관관계의 특성상 양과 음의 봉우리가 반복되어 나타난다. 따라서 양의 상관관계 봉우리가 나타나면 그 다음의 양의 봉우리폭 만큼은 음의 봉우리가 존재하는 구간이기 때문에 이 구간은 상관관계값을 계산할 필요가 없어진다. 그러므로 본 발명은 종래 처리블럭에 상관관계 봉우리의 대칭성을 측정하여 음의 봉우리 구간을 피치 검색에 제외시키는 피치검색 방법이다. 상기한 바에 의해 본 발명은 CELP보코더 실시간 구현시 처리속도가 낮은 저가의 DSP칩으로도 구현할 수 있다. 또한 피치검색시에 줄인 계산량 만큼의 처리과정을 다른 서비스 기능을 위해 사용할 수 있으므로 경제적인 CELP보코더 시스템을 설계할 수 있다.
Abstract:
본 발명은 보코더에서 음성신호를 부호화하는 방법에 관한 것으로, 구체적으로는 CELP보코더에서 피치검색방법을 개선하여 피치검색시간을 줄이는 것에 관한 것이다. 보코더에 의해 음성신호를 부호화하기 위하여 상기 음성신호의 피치를 검색하는 방법에서 상기 음성신호의 잔여 신호로부터 합성된 음성합성신호의 피치지연값중에서 자기상관관계가 높은 구간을 검출하여 피치검색구간으로서 선정하고 상기 자기상관관계가 낮은 구간을 상기 피치검색구간에서 제외시킨 후, 상기 피치검색구간을 검출하여 피치를 검색한다. 따라서, 본 발명은 종래의 피치검색시 필요한 계산량에 비해 50%이하의 계산량으로 피치검색을 수행할 수 있으므로 피치 검색에 의해 실시간 구현이 용이하고, 줄어든 계산량만클의 다른 기능을 추가적으로 DSP에 탑재할 수 있어 효율적으로 시스템을 구성할 수 있다.