-
-
-
公开(公告)号：KR1019940009829B1
公开(公告)日：1994-10-17
申请号：KR1019910022631
申请日：1991-12-11
Applicant: 한국전자통신연구원
IPC: G06F13/14
Abstract: The method provides the functions of managing token, composing and preserving logical ring and detecting & recovering the error by controlling MAC layer. The method comprises: the 1st step for initializing system, the 2nd step for storing the intializing table of token bus controller, the 3rd step for resetting the token bus controller, the 4th/5th steps for executing the intializing command, the 6th/7th steps for verifying and clearing the DONE bit, the 8th/9th steps for determining the operation of token bus controller, the 10th step for clearing DONE bit, the 11th step for initializing the modem, the 12th step for completing the MAC operation.
Abstract translation: 该方法提供管理令牌，组合和保留逻辑环的功能，并通过控制MAC层检测和恢复错误。 该方法包括：初始化系统的第一步，存储令牌总线控制器初始化表的第二步，令牌总线控制器复位的第三步，执行初始化命令的第4/5步，第6步/第7步 用于验证和清除DONE位，确定令牌总线控制器操作的第8/9步骤，清除DONE位的第10步，初始化调制解调器的第11步，完成MAC操作的第12步。
-
公开(公告)号：KR1019940009430B1
公开(公告)日：1994-10-13
申请号：KR1019910023204
申请日：1991-12-17
Applicant: 한국전자통신연구원
IPC: G06F13/38
Abstract: The apparatus for reducing the necessary peripheral devices for connection and increasing the speed of the information exchange includes a first and a second dual port memories(30,40) common-used by a network processor and the CPU, memory allocators allocating the memory zone and controlling the read/write of the memory, data transfer controllers determining the data flow direction, and a data determining circuit discriminating the 8 bit signal applied to the memory to the upper or lower 8 bit data.
Abstract translation: 用于减少用于连接和增加信息交换速度的必要的外围设备的装置包括由网络处理器和CPU共同使用的第一和第二双端口存储器（30,40），分配存储器区域的存储器分配器和 控制存储器的读/写，确定数据流方向的数据传输控制器，以及将上述或下位8位数据加到存储器上的8位信号进行识别的数据确定电路。
-
-
Patent Agency Ranking
-
-
公开(公告)号：KR1019930007081B1
公开(公告)日：1993-07-29
申请号：KR1019900021823
申请日：1990-12-26
Applicant: 한국전자통신연구원
IPC: G06F13/38
Abstract: The field bus interface board supports serial communication between host computer and peripheral equipments for process control. The interface board includes a first decoder (5) for decoding address signal transmitted from latches (2,2a) to generate chip selection signals, a PC interfacing unit (12) for interfacing a personal computer (PC) and dual ported RAM (4), a second decoder (13) for decoding control signals coming from a PC to generate chip selection signal of dual ported RAM (4), an encoder/decoder (9) for encoding input data to generate Manchester code and for decoding Manchester code, a first and a second latch/shift registers (7,8) for converting parallel data to serial data, a CRC generator (11) for checking data transmission error, and an interface unit (10) for interfacing the Manchester encoder/decoder (9) and field bus.
Abstract translation: 现场总线接口板支持主机与外围设备之间的串行通信，用于过程控制。 接口板包括用于解码从锁存器（2,2a）发送的地址信号以产生芯片选择信号的第一解码器（5），用于将个人计算机（PC）和双端口RAM（4）接口的PC接口单元（12） ，用于解码来自PC的控制信号以产生双端口RAM（4）的芯片选择信号的第二解码器（13），用于对输入数据进行编码以产生曼彻斯特码并用于解码曼彻斯特码的编码器/解码器（9）， 用于将并行数据转换为串行数据的第一和第二锁存/移位寄存器（7,8），用于检查数据传输错误的CRC发生器（11）以及用于将曼彻斯特编码器/解码器（9）接口的接口单元（10） 和现场总线。
-
公开(公告)号：KR1019930015458A
公开(公告)日：1993-07-24
申请号：KR1019910022630
申请日：1991-12-11
Applicant: 한국전자통신연구원
IPC: H04L12/42
Abstract: 본 발명은 미니맵(Mini Map) 네트워크에서 토큰버스 제어기가 프로세서와 전송매체인 동축 케이블간의 데이타 송수신을 가능하도록 한 토큰버스 제어기의 정보교환 회로에 관한 것으로, 종래에는 토큰버스 제어기가 프로세서와 전송매체간의 데이타 송수신을 위해 모뎀과의 접속이 외부 모뎀을 이용한 RS-422 접속방식을 사용하거나 단위 칩당 용량이 적은 시스템 메모리(DRAM)의 사용으로 칩의 수가 많이 소요되어 이에따른 회로가 복잡해지고 이들을 제어하는 데 어려움이 있었다.
본 발명은 내부 모뎀을 사용하여 토큰버스 제어기로 부터 출력되는 직렬 인터페이스 라인들을 40핀 커넥터와 케이블로서 직접 모뎀과 접속되도록 하고, 또 단위 칩당 용량이 큰 다이나믹 메모리를 사용하여 필요한 부속소자들의 수와 보드의 크기를 상당량으로 줄이고 이들의 제어를 용이하게 하여 토큰버스 제어기가 프로세서와 전송매체인 동축 케이블간의 데이타 송수신이 가능하도록 토큰버스 제어기의 정보교환 회로를 제공하는 것이다. -
-
-
-
-
-
-
-
-
Search Results
63
records
(took 0.019 seconds)
