公开(公告)号：US20150008788A1

公开(公告)日：2015-01-08

申请号：US14185160

申请日：2014-02-20

Applicant: The Royal Institution for the Advancement of Learning / McGill University

Inventor： Mourad El-Gamal ,  Frederic Nabki ,  Paul-Vahe Cicek

IPC: B81C1/00 ,  B81B7/00 ,  B81B3/00

CPC classification number: B81C1/00666 ,  B81B3/0021 ,  B81B7/008 ,  B81B2201/01 ,  B81B2201/0235 ,  B81B2201/0271 ,  B81B2201/03 ,  B81B2207/015 ,  B81B2207/03 ,  B81C1/00063 ,  B81C1/00246 ,  B81C1/00396 ,  B81C1/00587 ,  B81C2201/014 ,  B81C2201/0169 ,  B81C2201/0174 ,  B81C2203/0721 ,  B81C2203/0735

Abstract: A method of providing microelectromechanical structures (MEMS) that are compatible with silicon CMOS electronics is provided. The method providing for processes and manufacturing sequences limiting the maximum exposure of an integrated circuit upon which the MEMS is manufactured to below 350° C., and potentially to below 250° C., thereby allowing direct manufacturing of the MEMS devices onto electronics, such as Si CMOS circuits. The method further providing for the provisioning of MEMS devices with multiple non-conductive structural layers such as silicon carbide separated with small lateral gaps. Such silicon carbide structures offering enhanced material properties, increased environmental and chemical resilience whilst also allowing novel designs to be implemented taking advantage of the non-conductive material of the structural layer. The use of silicon carbide being beneficial within the formation of MEMS elements such as motors, gears, rotors, translation drives, etc where increased hardness reduces wear of such elements during operation.

Abstract translation: 提供了一种提供与硅CMOS电子器件兼容的微机电结构（MEMS）的方法。 该方法提供了将MEMS制造的集成电路的最大曝光限制在低于350℃并可能低于250℃的工艺和制造顺序，从而允许将MEMS器件直接制造到电子器件上，例如 作为Si CMOS电路。 该方法进一步提供具有多个非导电结构层的MEMS器件，例如用小的侧向间隙分离的碳化硅。 这种碳化硅结构提供增强的材料性能，增加环境和化学弹性，同时还允许利用结构层的非导电材料来实现新颖的设计。 在形成MEMS元件（例如马达，齿轮，转子，平移驱动器等）中使用碳化硅是有益的，其中增加的硬度降低了操作期间这些元件的磨损。

公开(公告)号：CN205069632U

公开(公告)日：2016-03-02

申请号：CN201520718902.9

申请日：2015-09-16

Applicant: 意法半导体(格勒诺布尔2)公司

Inventor： R·科菲 ,  J·普吕沃

IPC: H01L25/00 ,  H01L25/065 ,  H01L23/31 ,  H01L23/52

CPC classification number: H01L23/562 ,  B81B2207/098 ,  B81C3/001 ,  B81C2201/0174 ,  B81C2203/0771 ,  H01L21/4853 ,  H01L21/561 ,  H01L21/563 ,  H01L23/14 ,  H01L23/3114 ,  H01L23/315 ,  H01L23/3157 ,  H01L23/49811 ,  H01L23/49838 ,  H01L23/564 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/16225 ,  H01L2225/06513 ,  H01L2225/06555 ,  H01L2924/15311 ,  H01L2924/18161

Abstract: 本公开的实施方式涉及一种包括堆叠的芯片的电子器件，其中第一和第二集成电路芯片(2，5)被面对地并且彼此相距一定距离堆叠，多个电连接柱(11)和至少一个保护性阻挡件(7，28，29，35)介于所述芯片之间，从而在所述芯片的相互相对的局部区域(9，10)之间界定自由空间(8)，并且包封块(12)在具有较小的安装面的芯片(2)周围以及在另一芯片(5)的安装面的外围之上延伸；并且其中所述电连接柱以及所述保护性阻挡件出于同步制造的目的而由至少一种相同的金属材料制成。