비휘발성 메모리 장치
    61.
    发明公开
    비휘발성 메모리 장치 审中-实审
    非易失性存储设备

    公开(公告)号:KR1020170037155A

    公开(公告)日:2017-04-04

    申请号:KR1020150136347

    申请日:2015-09-25

    CPC classification number: H01L27/1157 H01L27/11582

    Abstract: 비휘발성메모리장치및 그제조방법이제공된다. 상기비휘발성메모리장치는, 기판상에서, 상기기판에대해수직으로연장되는채널구조체, 상기기판에대해수직으로연장되고, 상기채널구조체와이격되는도전패턴, 상기채널구조체와상기도전패턴사이에위치하고, 교대로적층되는복수의게이트패턴및 복수의절연패턴을포함하는전극구조체, 및상기도전패턴의상면과접하고, 상기전극구조체의측면을따라형성되는절연층을포함하되, 상기도전패턴의상면은, 상기채널구조체의상면보다낮게형성된다.

    Abstract translation: 提供了一种非易失性存储器件及其制造方法。 非易失性存储器装置位于所述衬底上之间,信道结构垂直延伸相对于所述基板,并且垂直于衬底延伸,导电图案,导电图案和从信道结构间隔开的通道结构, 一种电极结构,包括多个交替堆叠的栅极图案和多个绝缘图案以及形成在所述电极结构的侧表面上并且与所述导电图案的上表面接触的绝缘层, 形成得比通道结构的上表面低。

    반도체 장치
    62.
    发明授权
    반도체 장치 有权
    半导体器件

    公开(公告)号:KR101562969B1

    公开(公告)日:2015-10-26

    申请号:KR1020090018135

    申请日:2009-03-03

    Inventor: 김종원

    Abstract: 반도체장치가제공된다. 이반도체장치는셀 영역과주변회로영역을포함하는반도체기판, 주변회로영역의반도체기판상에서로이격되어적층된제1 저항막및 제2 저항막, 제1 저항막에연결된제1 플러그, 제1 저항막과제2 저항막에공통으로연결된제2 플러그를포함할수 있다.

    Abstract translation: 提供了一种半导体器件。 伊凡导体单位单元区域和包括外围电路区域的半导体衬底的半导体衬底上间隔开,在外围电路区层压所述第一电阻膜与所述第二电阻膜,耦合到所述第一电阻膜的第一插头,第一 第二电阻膜可以包括共同连接到电阻膜的第二插塞。

    불포화 카르복실산의 제조방법
    63.
    发明公开
    불포화 카르복실산의 제조방법 审中-实审
    方法制备不饱和羧酸

    公开(公告)号:KR1020140075044A

    公开(公告)日:2014-06-19

    申请号:KR1020120142180

    申请日:2012-12-07

    CPC classification number: C07C51/347 C07C51/377 C07C59/01 C07C57/04

    Abstract: The present invention relates to a method for manufacturing an unsaturated carboxylic acid, comprising the steps of: a) preparing an aqueous solution including an ammonium salt of a hydroxycarboxylic acid and an inorganic acid salt; b) forming an aqueous solution for conversion including a hydroxycarboxylic acid and an inorganic acid by making the aqueous solution contact with a cation exchange resin; and c) dehydrating the hydroxycarboxylic acid using the inorganic acid as a catalyst.

    Abstract translation: 本发明涉及不饱和羧酸的制造方法,包括以下步骤:a)制备包含羟基羧酸的铵盐和无机酸盐的水溶液; b)通过使水溶液与阳离子交换树脂接触来形成包含羟基羧酸和无机酸的转化水溶液; 和c)使用无机酸作为催化剂使羟基羧酸脱水。

    반도체 테스트용 푸셔장치
    64.
    发明授权
    반도체 테스트용 푸셔장치 失效
    推送装置进行试验

    公开(公告)号:KR101112766B1

    公开(公告)日:2012-03-13

    申请号:KR1020090123402

    申请日:2009-12-11

    Abstract: 본 발명은 반도체 테스트용 푸셔장치에 대한 것으로서, 더욱 상세하게는 지지판과, 상기 지지판의 하면 상에 배치되며 중앙에 상하방향으로 연장되는 중앙홀이 설치되되 그 하단이 상기 반도체 디바이스와 접촉되는 가이드부재와, 상기 가이드부재의 중앙홀에 삽입된 상태에서 상기 지지판의 하면 상에 설치되되 그 하단은 상기 반도체 디바이스와 탄성적으로 접촉되어 상기 반도체 디바이스를 탄력지지하고 그 중앙에는 상단과 하단을 관통하는 에어홀이 형성되어 있는 누름부재를 포함하는 반도체 테스트용 푸셔장치에 있어서, 상기 가이드부재는, 상기 지지판의 하면 상에 배치되고 중앙에 삽입홀이 마련되며 그 내면상에는 내측으로 돌출되는 걸림턱이 마련되어 있는 지지부와, 상기 지지부의 삽입홀의 내부에 배치되고 그 중앙에는 상기 중앙홀이 설치되어 그 중앙홀의 내부에 상기 누름부재가 삽입되어 있는 무빙부를 포함하되, 상기 무빙부에는 상기 테스트용 소켓의 경사각도에 따라서 상기 반도체 디바이스를 그와 대응되는 경사각도로 상기 테스트 소켓에 안착가능하게 상기 무빙부의 외면으로부터 돌출되며 그 하면이 상기 걸림턱의 상면에 안착가능한 걸림부가 마련되어 있는 반도체 테스트용 푸셔장치에 대한 것이다.
    지지판, 가이드부재, 지지부, 무빙부, 틸팅

    반도체 메모리 장치 및 그 제조 방법
    65.
    发明公开
    반도체 메모리 장치 및 그 제조 방법 无效
    半导体存储器件及其制造方法

    公开(公告)号:KR1020110100738A

    公开(公告)日:2011-09-15

    申请号:KR1020100019729

    申请日:2010-03-05

    Inventor: 김종원

    Abstract: 반도체 메모리 장치 및 그 제조 방법을 제공한다. 반도체 메모리 장치는 제 1 활성 영역 및 제 2 활성 영역을 포함하는 반도체 기판, 제 1 활성 영역에 배치되며, 실리사이드막을 포함하는 게이트 전극 및 제 2 활성 영역에 배치된 저항 패턴을 포함하되, 반도체 기판의 상면으로부터 저항 패턴의 상면까지의 거리는, 반도체 기판 상면으로부터 게이트 전극의 상면까지의 거리보다 작다.

    반도체 장치
    66.
    发明公开
    반도체 장치 有权
    半导体器件

    公开(公告)号:KR1020100099578A

    公开(公告)日:2010-09-13

    申请号:KR1020090018135

    申请日:2009-03-03

    Inventor: 김종원

    Abstract: PURPOSE: A semiconductor device is provided to obtain a highly integrated semiconductor device by forming a multi-layered resistance element in order to reduce the occupied area of the resistance element. CONSTITUTION: A semiconductor substrate(100) includes a first region(102) and a second region(104). A first resistance film(151) and a second resistance film(152) are stacked on the first region of the semiconductor substrate. A first plug(171) is connected with the first resistance film. A second plug(172) is connected with the first resistance film and the second resistance film. A third plug(173) is connected with the second resistance film. A third resistance film(153) is stacked on the second resistance film.

    Abstract translation: 目的:提供半导体器件以通过形成多层电阻元件来获得高度集成的半导体器件,以便减小电阻元件的占用面积。 构成:半导体衬底(100)包括第一区域(102)和第二区域(104)。 第一电阻膜(151)和第二电阻膜(152)堆叠在半导体衬底的第一区域上。 第一插头(171)与第一电阻膜连接。 第二插头(172)与第一电阻膜和第二电阻膜连接。 第三插头(173)与第二电阻膜连接。 第三电阻膜(153)堆叠在第二电阻膜上。

    디지털 방송 서비스 시스템에서 방송 데이터 전송 장치 및방법
    67.
    发明授权
    디지털 방송 서비스 시스템에서 방송 데이터 전송 장치 및방법 有权
    数字视频广播中广播数据传输的装置和方法 - 手持服务系统

    公开(公告)号:KR100800690B1

    公开(公告)日:2008-02-01

    申请号:KR1020060013302

    申请日:2006-02-10

    Abstract: 본 발명은 디지털 방송 서비스 시스템에서 방송 데이터 전송 장치 및 방법에 관한 것으로, 디지털 방송 서비스 제공자로부터 디지털 방송 전송 스트림을 수신하고, 수신된 방송 스트림에서 디지털 방송 수신에 이용되는 헤더를 제거한 후, 헤더가 제거된 방송 데이터를 스트리밍(streaming) 전송하는 서버 단말과, IP(Internet Protocol)망을 통해 상기 서버 단말에 접속하여 상기 헤더가 제거된 방송 데이터를 스트리밍 받아 출력하는 적어도 하나 이상의 클라이언트 단말들을 포함한다. 이러한 본 발명은 사용자가 DVB-H 전송 스트림의 수신이 가능한 단말을 새롭게 구입하지 않고도 기존 단말로 DVB-H 방송을 시청할 수 있도록 하는 효과가 있다.
    디지털 방송 서비스 시스템, 방송 데이터 전송, 서버 단말, 클라이언트 단말, DVB-H

    도전성 구조물 형성 방법
    68.
    发明授权
    도전성 구조물 형성 방법 失效
    形成导电结构的方法

    公开(公告)号:KR100666916B1

    公开(公告)日:2007-01-10

    申请号:KR1020050123896

    申请日:2005-12-15

    CPC classification number: H01L27/115 H01L27/11521 H01L21/31051 H01L21/311

    Abstract: A method for fabricating a conductive structure is provided to reduce a coupling between conductive members by reducing the size of first or second conductive layer pattern. Dielectric patterns(310a) include lower portions and upper portions. The lower portions have first widths. The upper portions have second widths smaller than the first widths. Preliminary first conductive layer patterns are formed between the dielectric patterns and have surfaces higher than those of the power portions. Surfaces of the preliminary first conductive layer patterns are removed to form first conductive layer patterns(320b). A preliminary second conductive layer is formed on the dielectric patterns and the first conductive layer patterns. A surface of the preliminary second conductive layer is removed to form a second conductive layer. Parts of the second conductive layer higher than the surfaces of the dielectric patterns are removed to form second conductive patterns(350b).

    Abstract translation: 提供一种用于制造导电结构的方法,通过减小第一或第二导电层图案的尺寸来减少导电构件之间的耦合。 电介质图案(310a)包括下部和上部。 下部具有第一宽度。 上部具有比第一宽度小的第二宽度。 在电介质图案之间形成初步的第一导电层图案,其表面高于电源部分的表面。 去除初始第一导电层图案的表面以形成第一导电层图案(320b)。 在电介质图案和第一导电层图案上形成初步的第二导电层。 去除初步第二导电层的表面以形成第二导电层。 去除比介质图案的表面高的第二导电层的部分以形成第二导电图案(350b)。

    개선된 스팸성 메시지 필터링을 제공하는 시스템 및 방법
    70.
    发明公开
    개선된 스팸성 메시지 필터링을 제공하는 시스템 및 방법 无效
    用于处理改进的垃圾邮件过滤的系统和方法

    公开(公告)号:KR1020060087735A

    公开(公告)日:2006-08-03

    申请号:KR1020050008553

    申请日:2005-01-31

    Inventor: 김종원

    Abstract: 본 발명은 개선된 스팸성 메시지 필터링을 제공하는 시스템 및 방법을 제공한다. 이를 위해 본 발명은 코퍼스(Corpus) 데이터베이스를 이용하여 수신 메시지에 포함되어 있는 단어의 의미를 분석한다. 그리고 이러한 코퍼스 데이터 베이스를 통해 상기 수신 메시지에 포함되어 있는 명사형 단어들을 스팸성 메시지로 포함될 수 있는 각각의 카테고리들, 즉 성인광고 메시지, 광고성 메시지, 대출관련 광고 메시지 등에 사용되는 문장에 포함될 수 있는 확률을 베이즈 정리(Bayes Theory)를 통해 산출함으로써 상기 수신 메시지가 스팸성 메시지일 확률을 계산한다. 그리고 기 설정된 확률이상일 경우 상기 수신 메시지를 스팸성 메시지로 분류하고 이를 차단하도록 한다. 이에 따라 본 발명은 수신된 메시지의 내용으로부터, 특정 단어가 쓰인 용도에 따라 상기 메시지가 스팸성 메시지인지 그렇지 않은지를 판단함으로써, 스팸성 메시지만을 정확하게 인식하여 거부할 수 있도록 한다.

    코퍼스, 스팸 메일 필터링

Patent Agency Ranking