公开(公告)号：KR100296117B1

公开(公告)日：2001-10-26

申请号：KR1019980019299

申请日：1998-05-27

Applicant: 한국과학기술원

Inventor： 안병태 ,  이화성

IPC: H01L21/28

Abstract: PURPOSE: A method for forming a cobalt disilicide contact hole by chemical vapor deposition process is provided to simplify a contact formation process by forming CoSi2 epitaxial layer of a single crystal or nearing to a single crystal having (100) direction such as silicon while depositing cobalt metal on a silicon substrate of (100) direction at temperature of 600 °C using a low pressure CVD method. CONSTITUTION: By introducing a cobalt-organic metal source into a reactor, cobalt is deposited at temperature of 600°C or greater using a low pressure chemical vapor deposition method. An epitaxial layer CoSi2(7) is formed on a source and a drain, and a polycrystalline CoSi2(7) is formed on a gate. A cobalt metal over an oxide layer is etched, thereby forming a cobalt disilicide contact. In CoSi2(7) formation process, the cobalt-organic metal source is selected from (C5H5)2Co, Co(CO)3NO, C5H5Co(CO)2, Co2(CO)8 or Co4(CO)12.

公开(公告)号：KR1020010091420A

公开(公告)日：2001-10-23

申请号：KR1020000013109

申请日：2000-03-15

Applicant: 한국과학기술원

Inventor： 안병태 ,  한병욱

IPC: H01J9/24

Abstract: PURPOSE: A method is provided to simplify manufacturing procedures and reduce manufacturing cost by manufacturing silicon tips through a self-align method where metallic film and oxide film are used as a shadow mask. CONSTITUTION: A method comprises the first step of depositing a metallic film(2) and an oxide film(3) onto a silicon substrate(1); the second step of depositing metallic film pattern and oxide film pattern by using a photoresist micro pattern through a semiconductor exposure process; the third step of forming a silicon neck(5) by etching the silicon substrate into a neck shape by using the metallic film and oxide film as a shadow mask; the fourth step of coating the silicon tip with a metallic silicide(6) by allowing the silicon tip and metallic film to react through a heat treatment; the fifth step of performing oxidation under oxygen atmosphere, shifting the metallic silicide coated at the silicon tip to the boundary surface of the silicon substrate, and forming a silicon oxide film(7) to surfaces of the metallic silicide and silicon substrate, respectively; the sixth step of depositing a gate insulator film(8) and a gate(9) onto the silicon oxide film and oxide film through a self-aligned method where the metallic film and oxide film are used as a shadow mask; and the seventh step of removing the shadow mask through a lift-off method by etching the silicon oxide film formed at surfaces of the metallic silicide and silicon substrate.

Abstract translation: 目的：提供一种通过使用金属膜和氧化膜作为荫罩的自对准方法制造硅尖端来简化制造程序并降低制造成本的方法。 构成：一种方法包括将金属膜（2）和氧化膜（3）沉积到硅衬底（1）上的第一步骤; 通过半导体曝光工艺通过使用光致抗蚀剂微图案沉积金属膜图案和氧化物膜图案的第二步骤; 通过使用金属膜和氧化膜作为荫罩将硅衬底蚀刻成颈部形状来形成硅颈部（5）的第三步骤; 通过使硅尖端和金属膜通过热处理反应而用金属硅化物（6）涂覆硅尖端的第四步骤; 在氧气氛下进行氧化的第五步骤，将涂覆在硅尖端处的金属硅化物移动到硅衬底的边界面，并分别在金属硅化物和硅衬底的表面上形成氧化硅膜（7）; 通过使用金属膜和氧化膜作为荫罩的自对准方法将栅极绝缘膜（8）和栅极（9）沉积到氧化硅膜和氧化物膜上的第六步骤; 以及通过蚀刻形成在金属硅化物和硅衬底的表面处的氧化硅膜的剥离方法去除荫罩的第七步骤。

公开(公告)号：KR1020010017057A

公开(公告)日：2001-03-05

申请号：KR1019990032369

申请日：1999-08-06

Applicant: 한국과학기술원

Inventor： 안병태 ,  이화성

IPC: H01L21/334

Abstract: PURPOSE: A method for forming an epitaxial CoSi2 contact by a low temperature deposition is provided with a simplified process and a reduced resistance. CONSTITUTION: While a silicon substrate having a source/drain, a polysilicon gate and an oxide layer(2) is kept in a temperature of 400 to 600 deg.C, cobalt is provided for the substrate in a lower deposition rate of 5 nm/min and less by a sputtering of the cobalt or a chemical vapor deposition of a cobalt metal organic gas. Therefore, a CoSi2 layer(6) is directly formed on the source/drain and the polysilicon gate except the oxide layer without forming a conventional intermediate compound. In particular, the CoSi2 layer(6) on the source/drain is an epitaxial CoSi2 layer having a prioritized orientation of direction, whereas the CoSi2 layer(6) on the gate is a polycrystalline CoSi2 layer. On the other hand, a non-reacted cobalt layer(4) on the oxide layer(2) is then removed. The CoSi2 layer(6) has a stable resistivity through a subsequent heat treatment of over 550 deg.C.

Abstract translation: 目的：通过低温沉积形成外延CoSi2接触的方法具有简化的工艺和降低的电阻。 构成：将具有源极/漏极，多晶硅栅极和氧化物层（2）的硅衬底保持在400至600℃的温度下，以较低的沉积速率为5nm / min以下，钴的溅射或钴金属有机气体的化学气相沉积。 因此，除了氧化物层之外，在源/漏极和多晶硅栅极上直接形成CoSi 2层（6），而不形成常规的中间体化合物。 特别地，源极/漏极上的CoSi 2层（6）是具有优先方向取向的外延CoSi 2层，而栅极上的CoSi 2层（6）是多晶CoSi 2层。 另一方面，除去氧化物层（2）上的未反应的钴层（4）。 CoSi2层（6）通过550℃以上的热处理具有稳定的电阻率。

公开(公告)号：KR100241809B1

公开(公告)日：2000-02-01

申请号：KR1019970017101

申请日：1997-05-02

Applicant: 한국과학기술원

Inventor： 안병태

IPC: H01L27/12

Abstract: 본 발명은 기존의 다결정 실리콘 박막트랜지스터에서의 누설전류를 감소시키는 새로운 구조의 다결정 실리곤 박막트랜지스터와 그 제조방법에 관한 것이다.
다결정 박막트랜지스터의 단점은 OFF 상태에서 누설전류가 크고 불균일하다는데 있다. 이를 개선하기 위하여 기존에는 트랜지스터 구조에서 드레인과 채널 사이에 오프셋(offset) 저항구조를 이용하였으나 이 경우 누설전류와 ON 전류가 함께 낮아지는 결과가 야기된다. 또 다른 구조는 다결정 박막트랜지스터를 두개이상 직립 연결하는 멀티게이트(multi gate) 구조나 멀티게이트와 오프셋의 혼용구조로 이 경우 광투과 개구율이 낮아지는 단점이 있다. 본 발명에서는 박막 채널에 다결정박막을 채우고 드레인과 드레인 부근에서 비정질 박막으로 구성하여 채널 영역에 비정질과 다결정을 동시에 이용함으로써 누설전류를 비정질 박막트랜지스터 수준에 가깝게 낮추면서도 ON 전류를 다결정 박막트랜지스터의 수준으로 높게 유지시키는 새로운 박막트랜지스터 구조를 발명하였다.

公开(公告)号：KR1019980082289A

公开(公告)日：1998-12-05

申请号：KR1019970017101

申请日：1997-05-02

Applicant: 한국과학기술원

Inventor： 안병태

IPC: H01L27/12

Abstract: 본 발명은 기존의 다결정 실리콘 박막트랜지스터에서의 누설전류를 감소시키는 새로운 구조의 다결정 실리콘 박막트랜지스터와 그 제조방법에 관한 것이다.
다결정 박막트랜지스터의 단점은 OFF 상태에서 누설전류가 크고 불균일하다는데 있다. 이를 개선하기 위하여 기존에는 트랜지스터 구조에서 드레인과 채널 사이에 오프셋(offset) 저항구조를 이용하였으나 이 경우 누설전류와 ON 전류가 함께 낮아지는 결과가 야기된다. 또 다른 구조는 다결정 박막트랜지스터를 두개이상 직립연결하는 멀티게이트(multi gate) 구조나 멀티게이트와 오프셋의 혼용구조로 이 경우 광투과 개구율이 낮아지는 단점이 있다. 본 발명에서는 박막 채널에 다결정 박막을 채우고 드레인과 드레인 부근에서 비정질 박막으로 구성하여 채널 영역에 비정질과 다결정을 동시에 이용함으로써 누설전류를 비정질 박막트랜지스터 수준에 가깝게 낮추면서도 ON 전류를 다결정 박막트랜지스터 수준으로 높게 유지시키는 새로운 박막트랜지스터 구조를 발명하였다.

公开(公告)号：KR100144643B1

公开(公告)日：1998-08-17

申请号：KR1019940038136

申请日：1994-12-28

Applicant: 한국과학기술원

Inventor： 안병태 ,  손동균

IPC: H01L21/20

Abstract: 본 발명은 다결정 규소박막의 제조방법에 관한 것이다. 좀더 구체적으로, 본 발명은비정질 규소박막에 금속을 흡착시켜 열처리함으로써, 낮은 온도에서 대면적의 다결정 규소박막을 경제적으로 제조할 수 있는 방법에 관한 것이다. 본 발명의 제조방법은 기판을 세척하고 LPCVD 또는 PECVD법에 의해 비정질 규소박막을 증착시키는 공정; 전기 공정에서 수득한 비정질 규소박막이 증착된 기판에 스핀코팅법으로 규소박막 상에 금속용액을 흡착시키는 공정; 및, 불활성가스 분위기 하에서 전기 공정에서 수득한 금속용액이 흡착된 규소박막을 450 내지 600℃의 온도에서 열처리하는 공정을 포함하며, 본 발명에 의해 종래의 방법보다 100℃ 이상 낮은 온도에서 다결정 규소박막을 제조할 수 있으므로, 석영 등의 고가의 기판 대신 저렴한 유리기판을사용할 수 있는 동시에 대면적의 다결정 규소박막을 경제적으로 제조할 수 있다는 것이 확인되었다.

公开(公告)号：KR1019980036973A

公开(公告)日：1998-08-05

申请号：KR1019960055647

申请日：1996-11-20

Applicant: 한국과학기술원

Inventor： 안병태 ,  김도경 ,  김종희 ,  이정노 ,  김윤창

IPC: H01L29/786

Abstract: 본 발명은 규소(Si) 반도체, 불순물이 첨가된 규소 반도체, Si
1-x Ge
x 등의 Si 합금을 포함한 IV족 반도체, 또는 III-V족·II-VI족 반도체 등의 비정질 박막을, 마이크로파에 의한 열처리로써 결정화하여 다결정 박막을 제조하는 방법에 관한 것이다. 본 발명은, 기판을 세척하고 증착 장비에 장입하여 증착에 필요한 온도까지 기판을 예열하는 공정 ; 상기 기판에 비정질 또는 미세결정질 박막을 증착하는 공정 ; 및 증착된 박막을 마이크로파로 열처리하여 결정화함으로써 다결정 박막을 형성하는 공정으로 구성된다. 본 발명의 제조방법에 따르면, 비정질 박막을 고상결정화 함에 있어서 마이크로파를 이용함으로써 결정화 온도를 유리의 이용이 가능한 500℃까지 낮추고 결정화 시간도 기존의 수십 시간에서 수 시간으로 단축할 수 있다.