公开(公告)号：KR100353622B1

公开(公告)日：2002-09-27

申请号：KR1020000019691

申请日：2000-04-14

Applicant: 한국과학기술원

Inventor： 안병태 ,  한병욱

IPC: H01J9/24

Abstract: 본 발명은 투명전극을 게이트로 사용하여 금속 실리사이드가 코팅된 실리콘 팁 어레이 제조방법에 관한 것이다.
본 발명은 살리사이드 공정을 이용하여 실리콘 팁을 금속 실리사이드로 코팅하였고, 산화막을 샤도우 마스크로 하여 삼극관 구조의 실리콘 팁 제조시 게이트 물질을 투명전극으로 대체하여 팁 코팅에 의해 수반되는 추가 공정을 최소화하였다. 팁 어레이 제조 후 전면에 금속을 증착한 후 열처리를 하면 노출된 실리콘 팁 영역만 금속과 반응하여 금속 실리사이드를 형성하고 게이트 절연막과 게이트에는 실리사이드 반응이 일어나지 않고 금속으로 잔존하게 된다. 이 잔존하는 금속을 에칭하게 되면 게이트 물질과는 선택적 에칭이 가능하여 게이트에 손상을 입히지 않고 게이트 절연막에 잔존하는 금속을 완전히 제거할 수 있어 기존 금속 실리사이드 코팅 후에 야기되는 게이트 전류의 증가를 방지 할 수 있게 된다.

公开(公告)号：KR100337022B1

公开(公告)日：2002-05-17

申请号：KR1020000021570

申请日：2000-04-24

Applicant: 한국과학기술원

Inventor： 안병태 ,  한병욱

IPC: C23C16/34

Abstract: 본 발명은 차세대 평판 디스플레이(Flat Panel Display)로 각광을 받고 있는 Field Emission Display(FED)용 전자 소스인 전계 방출 팁 (Field Emission Tip)의 전자 방출 특성 향상을 위한 실리콘 팁의 제조방법에 관한 것이다. 보다 상세하게는 실리콘 팁에 금속 실리사이드와 금속 질화물 이중층을 코팅하여 금속 실리사이드(metal silicide)의 특성인 낮은 저항, 화학적 안정성, 그리고 실리콘 공정과의 적용이 가능한 점과 금속 질화물(metal nitride)의 특성인 높은 경도와 녹는점, 낮은 일함수를 가지는 장점을 취하고자 이들을 이중층으로 실리콘 팁에 코팅한 실리콘 팁의 제조방법에 관한 것이다.
본 발명은 금속 실리사이드 또는 금속 질화물 단독으로 코팅한 실리콘 팁의 문제점을 해결하고자 실리콘 팁에 금속 실리사이드와 금속 질화물을 이중층으로 코팅하여 금속 실리사이드 또는 금속 질화물을 단일층으로 코팅한 실리콘 팁의 경우 보다 방출 전류의 신뢰도와 안정성을 향상시키는 것을 목적으로 한다.

公开(公告)号：KR1020010096798A

公开(公告)日：2001-11-08

申请号：KR1020000019691

申请日：2000-04-14

Applicant: 한국과학기술원

Inventor： 안병태 ,  한병욱

IPC: H01J9/24

Abstract: 본 발명은 투명전극을 게이트로 사용하여 금속 실리사이드가 코팅된 실리콘 팁 어레이 제조방법에 관한 것이다.
본 발명은 살리사이드 공정을 이용하여 실리콘 팁을 금속 실리사이드로 코팅하였고, 산화막을 샤도우 마스크로 하여 삼극관 구조의 실리콘 팁 제조시 게이트 물질을 투명전극으로 대체하여 팁 코팅에 의해 수반되는 추가 공정을 최소화하였다. 팁 어레이 제조 후 전면에 금속을 증착한 후 열처리를 하면 노출된 실리콘 팁 영역만 금속과 반응하여 금속 실리사이드를 형성하고 게이트 절연막과 게이트에는 실리사이드 반응이 일어나지 않고 금속으로 잔존하게 된다. 이 잔존하는 금속을 에칭하게 되면 게이트 물질과는 선택적 에칭이 가능하여 게이트에 손상을 입히지 않고 게이트 절연막에 잔존하는 금속을 완전히 제거할 수 있어 기존 금속 실리사이드 코팅 후에 야기되는 게이트 전류의 증가를 방지 할 수 있게 된다.

公开(公告)号：KR1020010097464A

公开(公告)日：2001-11-08

申请号：KR1020000021570

申请日：2000-04-24

Applicant: 한국과학기술원

Inventor： 안병태 ,  한병욱

IPC: C23C16/34

CPC classification number: C23C28/04 ,  C23C14/0682 ,  C23C16/34 ,  H01J2329/0415

Abstract: 본 발명은 차세대 평판 디스플레이(Flat Panel Display)로 각광을 받고 있는 Field Emission Display(FED)용 전자 소스인 전계 방출 팁 (Field Emission Tip)의 전자 방출 특성 향상을 위한 실리콘 팁의 제조방법에 관한 것이다. 보다 상세하게는 실리콘 팁에 금속 실리사이드와 금속 질화물 이중층을 코팅하여 금속 실리사이드(metal silicide)의 특성인 낮은 저항, 화학적 안정성, 그리고 실리콘 공정과의 적용이 가능한 점과 금속 질화물(metal nitride)의 특성인 높은 경도와 녹는점, 낮은 일함수를 가지는 장점을 취하고자 이들을 이중층으로 실리콘 팁에 코팅한 실리콘 팁의 제조방법에 관한 것이다.
본 발명은 금속 실리사이드 또는 금속 질화물 단독으로 코팅한 실리콘 팁의 문제점을 해결하고자 실리콘 팁에 금속 실리사이드와 금속 질화물을 이중층으로 코팅하여 금속 실리사이드 또는 금속 질화물을 단일층으로 코팅한 실리콘 팁의 경우 보다 방출 전류의 신뢰도와 안정성을 향상시키는 것을 목적으로 한다.

公开(公告)号：KR1020010091420A

公开(公告)日：2001-10-23

申请号：KR1020000013109

申请日：2000-03-15

Applicant: 한국과학기술원

Inventor： 안병태 ,  한병욱

IPC: H01J9/24

Abstract: PURPOSE: A method is provided to simplify manufacturing procedures and reduce manufacturing cost by manufacturing silicon tips through a self-align method where metallic film and oxide film are used as a shadow mask. CONSTITUTION: A method comprises the first step of depositing a metallic film(2) and an oxide film(3) onto a silicon substrate(1); the second step of depositing metallic film pattern and oxide film pattern by using a photoresist micro pattern through a semiconductor exposure process; the third step of forming a silicon neck(5) by etching the silicon substrate into a neck shape by using the metallic film and oxide film as a shadow mask; the fourth step of coating the silicon tip with a metallic silicide(6) by allowing the silicon tip and metallic film to react through a heat treatment; the fifth step of performing oxidation under oxygen atmosphere, shifting the metallic silicide coated at the silicon tip to the boundary surface of the silicon substrate, and forming a silicon oxide film(7) to surfaces of the metallic silicide and silicon substrate, respectively; the sixth step of depositing a gate insulator film(8) and a gate(9) onto the silicon oxide film and oxide film through a self-aligned method where the metallic film and oxide film are used as a shadow mask; and the seventh step of removing the shadow mask through a lift-off method by etching the silicon oxide film formed at surfaces of the metallic silicide and silicon substrate.

Abstract translation: 目的：提供一种通过使用金属膜和氧化膜作为荫罩的自对准方法制造硅尖端来简化制造程序并降低制造成本的方法。 构成：一种方法包括将金属膜（2）和氧化膜（3）沉积到硅衬底（1）上的第一步骤; 通过半导体曝光工艺通过使用光致抗蚀剂微图案沉积金属膜图案和氧化物膜图案的第二步骤; 通过使用金属膜和氧化膜作为荫罩将硅衬底蚀刻成颈部形状来形成硅颈部（5）的第三步骤; 通过使硅尖端和金属膜通过热处理反应而用金属硅化物（6）涂覆硅尖端的第四步骤; 在氧气氛下进行氧化的第五步骤，将涂覆在硅尖端处的金属硅化物移动到硅衬底的边界面，并分别在金属硅化物和硅衬底的表面上形成氧化硅膜（7）; 通过使用金属膜和氧化膜作为荫罩的自对准方法将栅极绝缘膜（8）和栅极（9）沉积到氧化硅膜和氧化物膜上的第六步骤; 以及通过蚀刻形成在金属硅化物和硅衬底的表面处的氧化硅膜的剥离方法去除荫罩的第七步骤。