-
公开(公告)号:KR100941977B1
公开(公告)日:2010-02-12
申请号:KR1020070106829
申请日:2007-10-23
Applicant: 한국전자통신연구원
Abstract: 본 발명은 메모리에서 발생하는 누설전류를 최소화할 수 있는 임베디드 시스템 및 그를 위한 페이지 재배치 방법을 제공하는데 그 목적이 있다. 메모리는 다수의 물리적 메모리 뱅크로 분리된다. 프로세서 관점에서의 메모리는 다수의 논리적 메모리 페이지로 분리되는데 각각의 메모리 페이지가 물리적으로 위치하는 메모리 뱅크는 데이터 재배치 회로에 의하여 결정된다. 프로세서는 메모리에서 데이터를 읽어올 때 데이터 재배치 회로를 참조하여 물리적 메모리 뱅크를 액세스하게 된다. 초기에 모든 메모리 뱅크는 비활성화(turn-off) 되어 누설전류가 제거된다. 프로세서로부터 데이터 저장 요구가 있게 되면 데이터 재배치 회로는 해당 메모리 뱅크를 활성화(turn-on) 시키고, 프로세서에서 데이터 무효화(invalidation) 요구가 있게 되면 해당 메모리 뱅크에 속하는 모든 메모리 페이지가 무효화 되었을 때 해당 메모리 뱅크를 비활성화한다. 비활성화된 메모리 뱅크는 전원이 차단되어 누설전류를 감소시킨다. 본 발명에서 제안된 회로는 프로세서 동작 중에도 전원이 차단되는 메모리 뱅크의 수를 최대화하여 누설전류를 최소화한다.
임베디드 시스템, 메모리, 누설전류, 뱅크, 페이지 재배치-
公开(公告)号:KR100937592B1
公开(公告)日:2010-01-20
申请号:KR1020070128585
申请日:2007-12-12
Applicant: 한국전자통신연구원
Abstract: 본 발명에 의한 진화형 지상파 디지털 멀티미디어 방송 수신기는, 수신된 신호로부터 기본계층 고속정보채널(Fast Information Channel ; FIC)을 복구하는 기본계층 베이스밴드 모뎀, 상기 수신된 신호로부터 강화계층 고속정보채널을 복구하는 강화계층 베이스밴드 모뎀, 그리고 상기 기본계층 고속정보채널과 상기 강화계층 고속정보채널의 종류를 검출하고 상기 검출결과에 응답해서 상기 기본계층 고속정보채널과 상기 강화계층 고속정보채널 중 어느 하나를 디코딩하는 고속정보채널 제어장치를 포함한다. 이상과 같은 본 발명의 구성에 따르면, 하나의 고속정보채널 디코더를 이용하여 진화형 지상파 DMB(즉, AT-DMB)의 기본계층 고속정보채널에 대한 디코딩 동작과 강화계층 고속정보채널에 대한 디코딩 동작을 모두 수행할 수 있게 된다. 따라서, 디지털 멀티미디어 방송 수신기의 회로 구조가 간단해지면서도 다양한 서비스를 제공할 수 있게 된다.
진화형 FIC 디코더, 계층변조정보 FIG 검출 및 제어장치-
公开(公告)号:KR100922732B1
公开(公告)日:2009-10-22
申请号:KR1020070127576
申请日:2007-12-10
Applicant: 한국전자통신연구원
IPC: G06F13/16 , G06F13/376
CPC classification number: G06F12/0607
Abstract: 메모리 액세스 충돌 감소 장치 및 방법이 개시된다. 본 발명은 복수의 페이지를 포함하고 각 페이지는 복수의 서브페이지들을 포함하는 메모리에 복수의 데이터 처리 엘레멘트들이 동시에 액세스할 때, 메모리 액세스 충돌을 감소하는 장치에 있어서, 서브페이지들을 분할하는 서브페이지 분할 어드레스를 재분배하여 동시 액세스시 각 서브페이지별로 데이터가 동시에 출력되게 하는 액세스 중재기; 및 서브페이지들로부터 복수의 데이터가 출력될 때 서브페이지들의 출력들중 하나를 선택하여 출력하는 복수의 선택기를 포함함을 특징으로 한다.
데이터 처리 엘레멘트, 페이지, 서브페이지 분배기, 메모리 어드레스 매핑-
公开(公告)号:KR1020090059204A
公开(公告)日:2009-06-11
申请号:KR1020070125919
申请日:2007-12-06
Applicant: 한국전자통신연구원
CPC classification number: H04N21/4343 , H04H2201/11 , H04L25/03 , H04N21/44004
Abstract: A multi-transport packet generator and an AT(Advanced Terrestrial wave) DMB(Digital Multimedia Broadcasting) receiver including the generator are provided to easily distinguish kinds of TSs(Transport Streams) of the AT DMB consisting of a hierarchical structure, thereby efficiently performing a decoding process suitable for a characteristic of multi-TS packets. A base layer baseband modem(200) restores a base layer TS from a received signal. An enhancement layer baseband modem(300) restores an enhancement layer TS from the received signal. A multi-transport packet generator(400) converts the base layer TS and the enhancement layer TS into multi-transport packets. The base layer TS and the enhancement layer TS are transmitted in multi-transport packet unit of predetermined size. A header generator of the multi-transport packet generator generates headers of the multi-transport packets.
Abstract translation: 提供包括发生器的多传输分组生成器和AT(高级地面波)DMB(数字多媒体广播)接收机,以容易地区分由分层结构组成的AT DMB的各种TS(传输流),从而有效地执行 解码过程适用于多TS数据包的特征。 基层基带调制解调器(200)从接收信号恢复基层TS。 增强层基带调制解调器(300)从接收信号恢复增强层TS。 多传输分组生成器(400)将基本层TS和增强层TS转换为多传输分组。 基层TS和增强层TS以预定大小的多传输分组单元发送。 多传输分组生成器的报头生成器生成多传输分组的报头。
-
65.
公开(公告)号:KR100895298B1
公开(公告)日:2009-05-07
申请号:KR1020070042190
申请日:2007-04-30
Applicant: 한국전자통신연구원
CPC classification number: G06F9/544 , G06F12/109 , G06F2212/656
Abstract: 멀티미디어 데이터의 효율적인 병렬 처리를 위한 장치, 방법, 데이터 처리 엘리먼트가 개시된다. 본 발명의 데이터 처리 엘리먼트는, 당해 데이터 처리 엘리먼트 및 인접한 다른 데이터 처리 엘리먼트들에 의해 공유되는 공유 메모리 페이지와, 공유 메모리 페이지를 데이터 처리 엘리먼트에 선택적으로 연결하는 공유 페이지 스위치를 포함하는 메모리 라우팅부; 및 공유 메모리 페이지와 연결하기 위한 가상 페이지와, 멀티미디어 데이터 처리를 위한 일련의 태스크가 각 데이터 처리 엘리먼트에서 처리된 상태에 따라 공유 메모리 페이지를 어떤 데이터 처리 엘리먼트에 할당할지를 결정하고, 결정에 따라 공유 페이지 스위치를 제어하는 동적 재할당부를 포함하는 데이터 처리부를 포함한다. 본 발명에 따르면, 데이터 처리 엘리먼트 간에 시간 - 방향성을 가지는 공유 메모리 구조를 이용하여 멀티미디어 데이터를 효율적으로 병렬 처리할 수 있다.
멀티미디어, 병렬화, 어레이, 데이터 처리 엘리먼트-
公开(公告)号:KR100864834B1
公开(公告)日:2008-10-23
申请号:KR1020070042189
申请日:2007-04-30
Applicant: 한국전자통신연구원
CPC classification number: G06F12/1072
Abstract: A device and a method for transferring data between two processors by remapping a memory are provided to transfer mass multimedia data between two processor elements at high speed when both processor elements respectively perform an independent task in a stream processor. A first local switch(150a) connects a virtual page(141a) of a first processor element(100a) to a shared memory page(181-184) of a physical memory(180) shared between the first and second processor elements. A second local switch(150b) connects the virtual page(141b) of the second processor element(100b) to the shared memory page. A shared page switch(170) connects the shared memory page to the first or second processor element. A switch manager(190) remaps the shared memory page storing task data performed by the first processor element to the virtual page for the second processor element, and remaps the idle shared memory page to the virtual page for the first processor element by controlling the first/second local switches and the shared page switch when the first/second processor elements completes the performed task. The switch manager includes a task synchronizer(191) synchronizing both processor elements by checking whether the tasks performed by both processor elements are completed, and a switch controller(192). A processor core(110a) is a DSP(Digital Signal Processor) which processes a digital signal.
Abstract translation: 提供了一种用于通过重新映射存储器在两个处理器之间传送数据的装置和方法,用于当两个处理器元件分别在流处理器中执行独立任务时以高速传输两个处理器元件之间的大众多媒体数据。 第一本地交换机(150a)将第一处理器元件(100a)的虚拟页面(141a)连接到在第一和第二处理器元件之间共享的物理存储器(180)的共享存储器页面(181-184)。 第二本地交换机(150b)将第二处理器元件(100b)的虚拟页面(141b)连接到共享存储器页面。 共享页面交换机(170)将共享存储器页面连接到第一或第二处理器元件。 交换机管理器(190)将由第一处理器元件执行的任务数据的共享存储器页面重新映射到第二处理器元件的虚拟页面,并且通过控制第一处理器元件将空闲共享存储器页面重新映射到虚拟页面 /第二本地交换机和第一/第二处理器元件完成所执行的任务时的共享页面切换。 切换管理器包括通过检查由两个处理器元件执行的任务是否完成来同步两个处理器元件的任务同步器(191)和开关控制器(192)。 处理器核(110a)是处理数字信号的DSP(数字信号处理器)。
-
67.
公开(公告)号:KR100848141B1
公开(公告)日:2008-07-23
申请号:KR1020070035238
申请日:2007-04-10
Applicant: 한국전자통신연구원
IPC: H04N21/43
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 이동 멀티미디어 방송 시스템에서의 제한 수신 내부 메시지 추출 장치 및 그 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, 서브채널 데이터에서 추출한 서브채널 프리픽스 길이 정보 및 제한 수신 내부 메시지의 시작 위치 정보를 이용하여 서브채널 데이터에서 제한 수신 내부 메시지(자격제어메시지(ECM)/자격관리메시지(EMM))를 추출함으로써, 이동 멀티미디어 방송 프레임의 FIC(Fast Information Channel)를 참조하지 않고 효율적으로 제한 수신 내부 메시지를 추출하기 위한, 이동 멀티미디어 방송 시스템에서의 제한 수신 내부 메시지 추출 장치 및 그 방법을 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은, 제한 수신 내부 메시지 추출 장치에 있어서, 이동 멀티미디어 방송 신호에서 제한 수신으로 설정된 서브채널 데이터를 추출하기 위한 서브채널 데이터 추출수단; 상기 서브채널 데이터의 서브채널 프리픽스 길이 정보 필드에서 서브채널 프리픽스 길이 정보를 추출하고, 상기 서브채널 데이터에서 제한 수신 내부 메시지의 시작 위치 정보를 추출하기 위한 서브채널 프리픽스 헤더 분석수단; 및 상기 서브채널 데이터에서 상기 제한 수신 내부 메시지의 시작 위치부터 상기 서브채널 프리픽스 길이 만큼을 제한 수신 내부 메시지로 추출하기 위한 서브채널 프리픽스 데이터 처리수단을 포함함.
4. 발명의 중요한 용도
본 발명은 이동 멀티미디어 방송 시스템 등에 이용됨.
이동 멀티미디어 방송, 수신 제한 내부 메시지, 자격제어 메시지(ECM), 자격관리 메시지(EMM), 서브채널 프리픽스 길이 정보, 시작 위치 정보-
公开(公告)号:KR1020080050992A
公开(公告)日:2008-06-10
申请号:KR1020070085123
申请日:2007-08-23
Applicant: 한국전자통신연구원
IPC: H04N5/04
Abstract: A synchronization apparatus and method in a terrestrial-DMB reception system and a receiving apparatus using the same are provided to remove an influence of mutual dependence of each synchronization process, and reduce the amount of calculation and power consumption. A transmission mode and frame start point detecting unit(102) detects a transmission mode and a schematic start point of a frame. A fractional multiplication error compensating unit(103) finely corrects a frequency offset of signals received at every certain symbol starting from the schematic start point of the detected frame, and after fine time synchronization is performed, the fractional multiplication error compensating unit finely corrects a frequency offset of a reception signal by using results of the fine time synchronization. An integer multiplication error compensating unit(104) schematically corrects a frequency offset of a reception signal. A fine time synchronization unit(105) measures a channel impulse response with respect to the reception signals having frequency offsets corrected by the fractional multiplication and integer multiplication error compensating units.
Abstract translation: 提供地面DMB接收系统中的同步装置和方法以及使用该同步装置的接收装置,以消除每个同步过程相互依赖的影响,并减少计算量和功率消耗。 传输模式和帧起始点检测单元(102)检测帧的传输模式和示意性起始点。 分数乘法误差补偿单元(103)从检测到的帧的原理开始点开始,精确地校正从每个特定符号开始接收的信号的频率偏移,并且在执行精细时间同步之后,分数乘法误差补偿单元将频率 通过使用精细时间同步的结果,接收信号的偏移。 整数乘法误差补偿单元(104)示意地校正接收信号的频率偏移。 精细时间同步单元(105)测量相对于具有通过分数乘法和整数乘法误差补偿单元校正的频率偏移的接收信号的信道脉冲响应。
-
公开(公告)号:KR1020050065984A
公开(公告)日:2005-06-30
申请号:KR1020030097160
申请日:2003-12-26
Applicant: 한국전자통신연구원
IPC: G06F17/14
Abstract: 회로 크기를 증대시키지 않고도, 오버플로우를 방지할 수 있는 고속 퓨리에 변환기 프로세서를 개시한다. 개시된 본 발명은 신호가 입력되는 입력 버퍼, 상기 입력 버퍼에 제공된 신호를 저장하는 메모리부, 상기 입력 버퍼에 제공된 신호를 퓨리에 변환시키는 라딕스-r 프로세서, 및 상기 메모리부와 라딕스-r 프로세서 사이에 설치되는 자동 이득 제어부를 포함한다. 상기 자동 이득 제어부는 상기 라딕스-r 프로세서에 제공되는 신호를 일정 크기로 조절함과 동시에 신호 크기를 감쇄시킬 수 있도록 소정 비트로 쉬프트시킨다. 이때, 자동 이득부는 상수 곱셈기와 신호 평균 계산 회로부를 포함하며, 비교적 큰 면적을 차지하는 상수 곱셈기는 비교적 사이즈가 작은 가산기 및 감산기로 구성하여, 회로 크기를 감축할 수 있다.
-
公开(公告)号:KR1020030055479A
公开(公告)日:2003-07-04
申请号:KR1020010085034
申请日:2001-12-26
IPC: H04N19/59
CPC classification number: H04N19/423 , H04N19/105 , H04N19/14 , H04N19/42 , H04N19/593 , H04N19/61 , H04N19/63 , H04N19/176 , H04N19/186 , H04N19/426 , H04N19/625
Abstract: PURPOSE: A predicting system and method for encoding or decoding a video signal are provided to reduce the volume of the predicting system and use one system for both of encoding and decoding processes. CONSTITUTION: A predicting system for encoding or decoding a video signal includes a packet variation detector(410), a prediction basic value provider(420), and a prediction calculator(430). The packet variation detector judges whether or not a prediction basic value used for prediction of a block for which prediction is currently performed belongs to the same packet as the current block. The prediction basic value provider provides the prediction basic value. The prediction calculator outputs a prediction encoding value or prediction decoding value using the prediction basic value provided by the prediction basic value provider and a discrete cosine transform coefficient of the current block according to an operation mode.
Abstract translation: 目的:提供一种用于编码或解码视频信号的预测系统和方法,以减少预测系统的体积,并为编码和解码过程使用一个系统。 构成:用于编码或解码视频信号的预测系统包括分组变化检测器(410),预测基本值提供器(420)和预测计算器(430)。 分组改变检测器判断用于预测当前执行的预测的块的预测基准值是否属于与当前块相同的分组。 预测基本价值提供者提供预测基本价值。 预测计算器使用由预测基本值提供者提供的预测基本值和根据操作模式的当前块的离散余弦变换系数输出预测编码值或预测解码值。
-
-
-
-
-
-
-
-
-