-
公开(公告)号：KR1020030057263A
公开(公告)日：2003-07-04
申请号：KR1020020018900
申请日：2002-04-08
Applicant: 한국전자통신연구원
IPC: H04L12/44
Abstract: PURPOSE: A method for storing a tree structure policy of a user view by using a reuseable container is provided to store repeated objects only once by using the reuseable container though the user does not know the concept of a reuse container constructed by reuseable objects previously designated when inserting, canceling and correcting policies by a user. CONSTITUTION: In a process(S100), reuse trees capable of sharing are previously designated and managed in a reuseable container separately. Rules and policies constructed by a rooted tree structure without node shared at the user's view are changed into a directed acyclic graph structure by using the reuseable container and then stored it(S200). According to a tree inserting request, a tree cancellation request and an object correction request of the user's view, a tree is inserted to the directed acyclic graph structure or cancelled by using the reuseable container and a specific objected is corrected(S300,S400,S500).
Abstract translation: 目的：提供一种通过使用可重复使用的容器来存储用户视图的树结构策略的方法，以通过使用可重复使用的容器来仅存储一次重复的对象，尽管用户不知道由先前指定的可重复使用的对象构建的重用容器的概念 当用户插入，取消和纠正策略时。 规定：在一个过程（S100）中，重用能够共享的树分别在可再利用的容器中指定和管理。 由用户视图共享的没有节点的根树结构构建的规则和策略通过使用可重用容器然后存储（S200）而被改变为有向非循环图结构。 根据树插入请求，树取消请求和用户视图的对象校正请求，将树插入到有向非循环图结构中，或者通过使用可再利用容器取消，并修正特定对象（S300，S400，S500 ）。
-
公开(公告)号：KR1019990050584A
公开(公告)日：1999-07-05
申请号：KR1019970069716
申请日：1997-12-17
IPC: H04Q1/20
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 통신망을 이용한 원격 시험 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 시험기에 시험 서버 기능을 추가로 부여한 후에, 원격의 시험자가 통신망을 통하여 시험기에 접속한 다음에, 시험기를 운용하고 시험 결과를 관찰할 수 있도록 한 원격 시험 방법을 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은, 시험기에 시험 서버를 연결하고 시험 서버와 원격 시험 클라이언트를 통신망을 통하여 연결하는 제 1 단계; 시험 서버가 원격 시험 클라이언트로부터 접속 요구 정보를 수신하는 제 2 단계; 시험 서버가 원격 시험 클라이언트로부터 시험 제어 정보를 수신한 후에 수신된 시험 제어 정보에 따라 시험을 수행한 다음에 시험 결과를 원격 시험 클라이언트로 전송하는 제 3 단계; 및 원격 시험 클라이언트가 시험 서버로부터 수신한 시험 결과를 디스플레이하는 제 4 단계를 포함한다.
4. 발명의 중요한 용도
본 발명은 원격 시험에 이용됨.-
公开(公告)号：KR100204039B1
公开(公告)日：1999-06-15
申请号：KR1019960045462
申请日：1996-10-11
IPC: H04L12/26
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
시험기능의 자동 설정기능을 갖는 ATM 프로토콜 시험장치 및 방법
2. 발명이 해결하려고 하는 기술적 과제
시험항목 선택의 자동화를 기하고, 선택된 시험항목 수행시 시험내부 프로세스에서 셀을 처리할 때 미리 정의된 셀타입으로 메시지를 처리하고자 함.
3. 발명의 해결방법의 요지
ATM계층 적합성 시험의 수행과 제어 및 관리를 담당하는 시험관리부; 시험대상시스템의 시험항목을 자동적으로 선별하는 시험구성 및 기능 자동설정부; 수신된 메시지를 셀 타입으로 분류하여 각 해당 포트에 대해 시험관련 이벤트를 전달해 주는 ATM 계층 에뮬레이션 처리부; 연결된 포트에 대해 시험 이벤트를 발생시키고 제어하는 ATM계층 적합성 시험부; 타이머 처리부; 시험대상 시스템의 관련 포트로 시험 이벤트를 송신하며 수신된 이벤트를 해당포트의 상기 ATM계층 에뮬레이션 처리부로 전달해 주는 메시지 분배부; 및 물리계층 접속부를 구비함.
4. 발명의 중요한 용도
광대역 종합시험기에 이용됨.-
公开(公告)号：KR1019990038951A
公开(公告)日：1999-06-05
申请号：KR1019970058843
申请日：1997-11-07
IPC: H04L29/06
Abstract: 본 발명에서는 멀티파티 프로토콜 적합성시험기에서 기존의 멀티파티 프로토콜 적합성시험환경을 이용하여 상호 연동성 시험을 체계적으로 수행할 수 있는 위한 시험 시스템 및 그 시험방법에 관한 것으로서, 부분시험처리부, 시험종합처리부 그리고 메시지 관찰부로 이루어진 멀티파티 시험기를 이용하여, 그 시험기와 시험대상장치들간의 상호연동성을 시험하기 위해, 메시지 분석부, 예비시험부, 서로 다른 인터페이스로 구성된 시험 수행부, 시험수행종합부 및 시험결과정리부로 구성된 시험 시스템을 제공하고, 이 시험을 위해 시험기와 시험대상장치들간의 본격적인 시험수행내에 예비시험을 수행하고, 시험을 수행시 메시지 타입이나 특성에 따라 시험기의 관찰점과 제어관찰점을 결정하는 시험방법을 제공한다.
-
公开(公告)号：KR100146433B1
公开(公告)日：1998-09-15
申请号：KR1019950005123
申请日：1995-03-13
Abstract: 본 발명은 메시지 분배 프로세스를 통하여 프로세스간 메시지 교환을 수행하는 다중프로세스간 메시지 분배 방법에 관한 것으로, 특정 자원을 공유하는 프로세스들간에 자원 접근을 위한 기능 뿐만 아니라 프로세스간 상호 메시지 분배 기능도 수행하는 구조를 취함으로서 효율적인 다중프로세스간 메시지 분배 기능을 수행하기 위하여, 내부 변수 및 데이타 구조를 초기화하는 제 1 단계(31); 상기 관리 프로세스(11), 응용 프로세스(12) 및 장치 프로세스(14)로부터 입력되는 메시지를 우선 순위에 따라 수신하기 위하여 대기하는 제 2 단계(32); 상기 관리 프로세스(11)로 부터 메시지를 수신하면 수신된 메시지의 플래그와 식별자를 해석하여 각 프로세스로 분배하는 제 3 단계(33 내지 38); 및 상기 장치 프로세스(14)나 응용 프로세스(12)로 부터 메시지를 수신하면 수신된 메시지의 플래그와 식별자를 해석하여 각 프로세스로 분배하는 제 4 단계(39 내지 42)를 포함하여 복잡한 통신 프로세스의 관리가 매우 간단하고, 통신 프로세스의 운영이 효율적이고 경제적인 효과가 있다.
-
Patent Agency Ranking
-
公开(公告)号：KR1019930003991B1
公开(公告)日：1993-05-19
申请号：KR1019900021844
申请日：1990-12-26
Applicant: 한국전자통신연구원
Abstract: The device for maintaining the cash consistency in multiple processor systems comprises: a snoop memory data path setter (13), which makes the write back signal and the update signal according to the contents of snoop memory as well as the input state of cash memory; a system bus watcher (11), which makes the control signal according to the output signal of the setter (13); a snoop memory controller (14), which makes the write signal of the snoop state memory and the snoop tag memory; a snoop requester (12) requesting the use of system bus to the system bus watcher.
Abstract translation: 用于维持多处理器系统中的现金一致性的装置包括：窥探存储器数据路径设置器（13），其根据窥探存储器的内容以及现金存储器的输入状态产生回写信号和更新信号; 系统总线监视器（11），其根据所述设定器（13）的输出信号进行所述控制信号; 窥探存储器控制器（14），其产生窥探状态存储器和窥探标签存储器的写入信号; 窥探请求者（12）请求系统总线使用到系统总线监视器。
-
-
公开(公告)号：KR1019920010969B1
公开(公告)日：1992-12-26
申请号：KR1019900021855
申请日：1990-12-26
Applicant: 한국전자통신연구원
IPC: G06F12/08
Abstract: The circuit optimally shares one cache memory to improve the efficiency of the cache memory when a snooper and a CPU simultaneously use the memory. The circuit includes an approach controller of processor (11) for interfacing the data needed to approach a CPU cache (4) or a CPU (1), an approach controller of snooper (12), a memory controller of cache data (13) for controlling the data state of a cache memory (6) according to the control signals from the two approach controllers (11,12), and a cache controller (3) composed of the 1st cue (Fc;14) and the 2nd cue (Fs;15).
Abstract translation: 当窥探者和CPU同时使用存储器时，电路最佳地共享一个高速缓冲存储器以提高高速缓冲存储器的效率。 该电路包括处理器（11）的接近控制器，用于将接近CPU高速缓存（4）或CPU（1）所需的数据，窥探者（12）的接近控制器，高速缓存数据（13）的存储器控制器 根据来自两个进场控制器（11,12）的控制信号，控制高速缓冲存储器（6）的数据状态，以及由第一提示（Fc; 14）和第二提示（Fs）组成的高速缓存控制器（3） ; 15）。
-
公开(公告)号：KR1019920010968B1
公开(公告)日：1992-12-26
申请号：KR1019900021854
申请日：1990-12-26
Applicant: 한국전자통신연구원
IPC: G06F12/08
Abstract: The circuit controls address path in a copyback and writeback mode effectively. The circuit includes a comparator (11) for generating retry signal by comparing input and output address signals with each other, a CPU cache address path former (12) for generating cache state memory (6b) address and cache tag memory (6a) address according to address signal transmitted from a CPU, a snoop cache address path former (13) for generating snoop state memory (6d) address and snoop tag memory (6c) address, a data cache address path former (14) for transmitting address signals to a data memory, and a system address bus generator (15) for transmitting address signals to a system bus controller (2) according to address signals transmitted from the cache address path former (12) and the snoop cache address former (13).
Abstract translation: 电路有效地控制了回写和回写模式下的地址路径。 该电路包括用于通过比较输入和输出地址信号而产生重试信号的比较器（11），用于产生高速缓存状态存储器（6b）地址和高速缓存标签存储器（6a）地址的CPU高速缓存地址路径形成器（12） 寻址从CPU发送的信号，用于产生窥探状态存储器（6d）地址和窥探标签存储器（6c）地址）的窥探缓存地址路径形成器（13），用于将地址信号发送到 数据存储器和系统地址总线发生器（15），用于根据从高速缓存地址路径形成器（12）和窥探缓存地址生成器（13）发送的地址信号，将地址信号发送到系统总线控制器（2）。
-
-
-
-
-
-
-
-
-
Search Results
160
records
(took 0.025 seconds)
