公开(公告)号：KR1019990038887A

公开(公告)日：1999-06-05

申请号：KR1019970058761

申请日：1997-11-07

Applicant: 한국전자통신연구원

Inventor： 조덕호 ,  이수민 ,  염병렬 ,  한태현

IPC: H01L29/737

Abstract: 본 발명은 실리콘 직접접합 방법에 의한 실리콘게르마늄 쌍극자 트랜지스터 제조방법에 관한 것으로서, P
+ 실리콘기판 위에 P
- 박막이 형성된 반도체기판 위에 P
+ 박막과 산화막을 차례로 도포한 후 마스크를 사용하여 상기 산화막 및 P
+ 박막을 식각하고 측벽절연막을 형성하여 비활성베이스 영역을 형성한 후, N
- 컬렉터 박막과 N
+ 매몰층을 연속적으로 도포하여 N
- 컬렉터 및 컬렉터 싱커를 형성하는 단계; 산화막을 도포하고 비도핑된(undoped) 다결정실리콘를 도포한 후 CMP에 의하여 상기 다결정 실리콘를 평탄화 하는 단계; 및 새로운 핸들웨이퍼와 실리콘 직적접합 방법에 의하여 접합한 후 핸들웨이퍼 위에 있는 이미 공정이 완료된 웨이퍼를 선택적 습식식각 및 CMP을 사용하여 상기 N
- 컬렉터 박막과 P
+ 박막이 노출되도록 평탄화한 후 이 기판위에 실리콘게르마늄을 비선택적으로 도포하는 단계로 구성되는 것을 특징으로 하여, 통상의 LOCOS나 트렌치 소자격리 같은 공정을 전혀 사용하지 않으면서 동시에 실리콘게르마늄 쌍극자 트랜지스터 아래 부분에 두꺼운 산화막을 매몰하여 고주파 대역에서 전송선의 전송 손실이나 커플링 효과가 대폭 감소되는 효과가 있는 속도 특성이 우수한 실리콘게르마늄 쌍극자 트랜지스터 제작 방법을 제공한다.

公开(公告)号：KR1019990026227A

公开(公告)日：1999-04-15

申请号：KR1019970048279

申请日：1997-09-23

Applicant: 한국전자통신연구원

Inventor： 조덕호 ,  이수민 ,  한태현 ,  염병렬

IPC: H01L29/70

Abstract: 본 발명은 쌍극자 트랜지스터 및 그 제조방법에 관한 것이다. 쌍극자 트랜지스터의 익스트린직 베이스영역 형성시 고농도의 얇은 베이스 박막을 만들기 위해 불순물이 첨가되는 단결정 박막 성장법을 이용하고 있다. 단결정 박막 성장법을 이용하는 종래 쌍극자 트랜지스터 제조 방법에서는 필드 산화막을 형성하여 액티브영역과 필드영역을 정의한 후에 웨이퍼 전면에 단결정 박막을 성장시키게 되는데, 이때 실리콘 기판이 노출된 액티브영역상에는 단결정 박막이 성장되고, 필드 산화막상에는 다결정 박막이 성장된다. 그러나, 박막은 노출된 실리콘 기판에만 선택적으로 성장되는 특성이 있기 때문에 웨이퍼 전면에 균일한 두께의 박막을 얻기 어려울 뿐만 아니라 필드 산화막상에 박막 성장이 어려워 양질의 베이스 박막을 얻을수 없다. 따라서, 본 발명은 익스트린직 베이스영역이 형성될 실리콘 기판에는 필드 산화막이 형성되지 않도록하고, 익스트린직 베이스영역이 형성될 실리콘 기판내에 산소주입으로 산화막을 형성시켜 산화막 윗부분이 실리콘 기판의 일부가 되게하여 베이스 형성용 단결정 박막이 액티브영역과 익스트린직 베이스영역에 모두 성장되도록 하므로써, 양질의 베이스 박막을 얻을 수 있고, 익스트린직 베이스영역이 산화막 상에 형성되기 때문에 접합 용량을 작게할 수 있으며, 익스트린직 베이스영역에 이온 주입된 불순물이 컬렉터 박막쪽으로 과대하게 확산되는 것을 막을 수 있다.

公开(公告)号：KR100150488B1

公开(公告)日：1998-12-01

申请号：KR1019940032663

申请日：1994-12-03

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 이수민 ,  조덕호 ,  한태현 ,  이성현 ,  염병렬 ,  강진영

IPC: H01L21/28

Abstract: 본 발명은 컴퓨터나 통신기기 등의 차세대 고속 정보처리 시스템에 널리 이용되고 있는 고속 쌍극자 트랜지스터의 제조방법에 관한 것으로서, 특히 콜렉터 전극인 매몰층을 저항이 매우 낮은 금속 실리사이드 박막으로 형성하는 쌍극자 트랜지스터용 콜렉터 제조방법에 관한 것이다.
구체적으로 상술한 바와같이 구성된 본 발명은 서브콜렉터를 저항이 매우 낮은 금속성 박막을 이용함으로써 콜렉터 기생저항을 극소화시켜 초고주파 응답특성이 매우 우수한 쌍극자 트랜지스터의 제작을 가능하게 하였고, 또한, 실리콘 콜렉터를 기존의 LOCOS방법이 아닌 식각에 의하여 정의하고 절연막을 형성함으로써, 소자의 크기를 줄여 집적도를 크게 증가시킬 수 있는 쌍극자 트랜지스터용 콜렉터의 제조가 가능하게 되었다.
상기와 같은 결과로 인하여 고속 정보처리 및 저전력을 요하는 고속 컴퓨터 및 통신기기 등 정보처리 시스템에서 실리콘 쌍극자 트랜지스터의 한계를 대폭 확장시켜서 실리콘 쌍극자 트랜지스터의 응용범위가 화합물 고속소자의 영역까지 확장하게 되었다.

公开(公告)号：KR100148602B1

公开(公告)日：1998-12-01

申请号：KR1019940030900

申请日：1994-11-23

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 염병렬 ,  한태현 ,  이수민 ,  조덕호 ,  강진영

IPC: H01L21/76

CPC classification number: H01L21/76224 ,  H01L21/32 ,  H01L21/76202

Abstract: 본 발명은 반도체 장치에서 각 트랜지스터내의 활성영역과 필드영역을 격리(isolation)시키는 방법에 관한 것으로서, 특히 저심도랑(shallow trench)을 이용하여 LOCOS(Local Oxidation of Silicon)의 버즈-빅(Bird's Beak)을 제거한 소자격리 방법에 관한 것이다.
본 발명의 제1 실시예에 따르면, 소자의 활성영역이 측면질화막 패턴에 의한 절연막으로 채워진 도랑(insulator-filled trench) 을 이용하여 격리된다.
본 발명의 제2 실시예에 의하면, 트랜치 식각(trench etching) 공정에 의한 트랜치 패턴에 의해 버즈-빅이 없이 필드영역을 격리시킬 수 있다.

公开(公告)号：KR1019980047252A

公开(公告)日：1998-09-15

申请号：KR1019960065728

申请日：1996-12-14

Applicant: 한국전자통신연구원 ,  삼진컴퓨터 주식회사 ,  기륭전자 주식회사

Inventor： 염병렬 ,  이수민 ,  조덕호 ,  한태현

IPC: H01L21/30

Abstract: 본 발명은 다이아몬드 박막을 사용한 이종접합 반도체 기판 및 그 제조방법에 관한 것으로, 다이아몬드박막이 반도체기판위에 있는 구조나, 추가적으로 다이아몬드박막위에 반도체박막이 있는 구조거나, 더 나아가 능동소자영역이 다이아몬드박막으로 격리되고 필드영역이 다이아몬드로 되어 있는 형태의 기판 구조를 갖는 이종접합 반도체 기판 및 그 제조방법에 관한 것이다.

公开(公告)号：KR1019980045415A

公开(公告)日：1998-09-15

申请号：KR1019960063597

申请日：1996-12-10

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 이수민 ,  염병렬 ,  조덕호 ,  한태현

IPC: H01L21/331

Abstract: 본 발명은 얇은 컬렉터(collector)와 두꺼운 컬렉터를 동일한 기판상에 형성하는 바이폴라 트랜지스터의 컬렉터 제조방법에 관한 것으로서, 얇은 컬렉터 영역과 두꺼운 컬렉터 영역을 정의하고 선택적 단결정 박먹 성장법을 이용하여 컬렉터 박막을 동시에 성장한 후, 얇은 컬렉터 영역에 선택적으로 이온주입하고, 다시 선택적 단결정 박막 성장법을 이용하여 컬렉터 박막을 성장함으로써 이온 주입된 영역에는 얇은 컬렉터가, 이온 주입되지 않은 영역에는 두꺼운 컬렉터가 형성되도록 하여 컬렉터의 두께가 서로 다른 트랜지스터를 동일 기판상에 형성할 수 있다.

公开(公告)号：KR100137552B1

公开(公告)日：1998-06-01

申请号：KR1019940035491

申请日：1994-12-21

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 이성현 ,  조덕호 ,  염병렬 ,  한태현 ,  이수민 ,  강진영

IPC: H01L21/331

Abstract: 본 발명에서는, 쌍극자 트랜지스터의 컬렉터 접합층에 금속성 박막의 컬렉터 메몰층을 증착시킨 후 소자격리영역을 식각하여 외부컬렉터 저항을 최소화하고, 절연막과 다결정막을 증착하여 기판에 직접 접합시키고 반대편의 기판을 기계화 연마로 평탄화시킨다.
이로써, 컬렉터 접합층의 전류와 같은 방향의 측면저항이 금속성 컬렉터 메몰층에 의해 거의 없어지므로 고속 및 고주파특성 등의 트랜지스터 성능향상을 얻을 수 있다.

公开(公告)号：KR1019960026419A

公开(公告)日：1996-07-22

申请号：KR1019940033903

申请日：1994-12-13

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 염병렬 ,  한태현 ,  이수민 ,  조덕호 ,  이성현 ,  530129-*******

IPC: H01L21/328

Abstract: 본 발명은 SOI(Silicon On Insulator)기판에 관한 것으로서, 보다 상세하게는 선택적 박막성장법(selective epitaxialgrowth)과 직접기판접합(direct wafer bonding)을 이용하여 활성영역이 격리된 SOI기판을 제조하는 방법과 이 SOI기판을이용하여 자기정렬 바이폴라 트랜지스터를 제조하는 방법에 관한 것이다.
본 발명의 SOI 기판은 직접본딩(direct bonding)된 접합기판의 전면에 형성된 제2절연층과, 상기 제2절연층 상부에 형성되어 평탄화된 제1절연층과 활성층을 구비하고, 상기 활성층(31)은 제1절연층(23a)에 의해 격리된다.
본 발명의 자기정렬 바이폴라 트랜지스터는 소자격리된 SOI기판의 활성층을 매몰 콜렉터로 이용하여 제작된다.

公开(公告)号：KR100270332B1

公开(公告)日：2000-10-16

申请号：KR1019970058761

申请日：1997-11-07

Applicant: 한국전자통신연구원

Inventor： 조덕호 ,  이수민 ,  염병렬 ,  한태현

IPC: H01L29/737

Abstract: PURPOSE: A method of manufacturing silicon germanium bipolar transistor is provided to minimize the loss of the transmission signal at the transmission line and the coupling effect, to improve the uniformity of the base resistance in the wafer, and also to reduce the base resistance. CONSTITUTION: On the semiconductor substrate on which the first conductivity type high density impurities are doped, the first semiconductor thin film where the first conductivity type low-density impurities are doped, the second semiconductor thin film(19) where the first conductivity type low-density impurities are doped, and the first insulation layer(20) are successively deposited. The first and the second semiconductor thin film are selectively etched to form at least two adjacent island-shaped patterns. The second insulation layer(21) is formed on each side wall of the two patterns, and a part of the first semiconductor thin film is selectively oxidized to thereby form a heat-oxidation layer(24). The first conductive layer pattern(25) is formed on the first area. The second conductive layer pattern(26) is formed to cover the second area and the second conductive layer pattern. The third insulation layer(27) and the third planarized conductive layer(28) are successively formed thereon and a supporting substrate is adhered to the third conductive layer(28). A silicongermanium thin film pattern(30) is formed to cover the second semiconductor thin film exposed and the first conductive pattern exposed. The fourth open insulation layers(31,32) are formed. The fourth conductive layer pattern(34) is formed to contact to the silicon germanium thin film exposed. The fifth insulation layer is formed(35). A base electrode(37), an emitter electrode(36) and a collector electrode(38) are formed.

Abstract translation: 目的：提供一种制造硅锗双极晶体管的方法，以使传输线上的透射信号的损失和耦合效应最小化，以提高晶片中的基极电阻的均匀性，并且还降低基极电阻。 构成：在第一导电型高密度杂质被掺杂的半导体衬底上掺杂有第一导电型低密度杂质的第一半导体薄膜，第二半导体薄膜（19） 掺杂密度杂质，并且第一绝缘层（20）被依次沉积。 选择性地蚀刻第一和第二半导体薄膜以形成至少两个相邻的岛状图案。 第二绝缘层（21）形成在两个图案的每个侧壁上，并且第一半导体薄膜的一部分被选择性氧化，从而形成热氧化层（24）。 第一导电层图案（25）形成在第一区域上。 形成第二导电层图案（26）以覆盖第二区域和第二导电层图案。 第三绝缘层（27）和第三平坦化导电层（28）依次形成在其上，并且支撑基板粘附到第三导电层（28）。 形成硅硅薄膜图案（30）以覆盖暴露的第二半导体薄膜和暴露的第一导电图案。 形成第四开放绝缘层（31,32）。 第四导电层图案（34）形成为与暴露的硅锗薄膜接触。 形成第五绝缘层（35）。 形成基极（37），发射极（36）和集电极（38）。

公开(公告)号：KR100237172B1

公开(公告)日：2000-01-15

申请号：KR1019960065728

申请日：1996-12-14

Applicant: 한국전자통신연구원 ,  삼진컴퓨터 주식회사 ,  기륭전자 주식회사

Inventor： 염병렬 ,  이수민 ,  조덕호 ,  한태현

IPC: H01L21/30

Abstract: 본 발명은 다이아몬드 박막을 사용한 이종접합 반도체 기판 및 제조방법에 관한 것으로, 다이아몬드박막이 반도체기판위에 있는 구조나, 추가적으로 다이아몬드박막위에 반도체박막이 있는 구조거나, 더 나아가 능동소자영역이 다이아몬드박막으로 격리되고 필드영역이 다이아몬드로 되어 있는 형태의 기판 구조를 갖는 이종접합 반도체 기판 및 그 제조방법에 관한 것이다.