-
公开(公告)号：KR1019960010503B1
公开(公告)日：1996-08-01
申请号：KR1019930027296
申请日：1993-12-10
Abstract: (1) waiting for a key counter input; (2) checking whether the key counter selected a TV1 or TV2 audio; (3) if a key-in data is in the TV audio mode, sending an audio mode selection data to a TV/stereo audio signal decoder (16); (4) if the key-in data is off the audio channel, sending it to the TV/stereo audio signal decoder (16), or if the selected key-in data is off the TV1/TV2 channel, sending it to a subscriber control processor unit (12), or if none of TV1, TV2 or audio channel is selected, increasing the key counter; (5) checking which one of TV1 and TV2 is selected; (6) if a TV channel selective data is in PPV channel, outputting a display to input a password, or if the channel selection data is in a common TV channel, sending the TV channel selective data to the subscriber control processor unit (12).
Abstract translation: （1）等待密钥计数器输入; （2）检查密钥计数器是否选择了TV1或TV2音频; （3）如果键入数据处于TV音频模式，则将音频模式选择数据发送到TV /立体声音频信号解码器（16）; （4）如果键入数据关闭音频通道，将其发送到电视/立体声音频信号解码器（16），或者如果所选择的键入数据已关闭TV1 / TV2频道，则将其发送给用户 控制处理器单元（12），或者如果没有选择TV1，TV2或音频通道，则增加键计数器; （5）选择TV1和TV2中的哪一个; （6）如果电视频道选择性数据在PPV频道中，输出显示以输入密码，或者如果频道选择数据在公共电视频道中，则将TV频道选择性数据发送给用户控制处理器单元（12） 。
-
公开(公告)号：KR1019960027592A
公开(公告)日：1996-07-22
申请号：KR1019940033552
申请日：1994-12-09
Abstract: 본 발명은 광 케이블 텔레비젼(CATV) 망과 같은 광 전송 망에서 가입자 접속/단말장치간 시그널링 및 유지보수 데이타 전달을 위한 신호 프레이머 및 리프레이머에 관한 것으로, 특히 범용 로직 게이트를 이용하여 64Kb/s 신호 프레임을 구성함으로서 직렬 64Kb/s 채널을 이용하여 16비트 데이타를 송수신할 수 있는, 즉 가입자 접속/단말장치간 유지보수 데이타를 16비트 단위로 전송함으로써 대량의 데이타를 전송할 수 있는 특유의 효과가 있다.
-
公开(公告)号：KR1019960009464B1
公开(公告)日：1996-07-19
申请号：KR1019930012777
申请日：1993-07-07
IPC: H04L12/20
Abstract: The unit includes a 600M multi-transmitter(10) for multiplexing a signal for ISDN basic access service to 45Mb/s, a 45M communication channel multiplexer(20) for receiving DS3 data from the 600M multi-transmitter(10) and transmitting a signal of 44.736Mb/s, a narrow-band ISDN 2.048Mb/s frame mapping/demapping means(30) for transmitting the 2B+D and C(Cv1) channel among the 2.048Mb/s data transmitted from the 45M communication channel multiplexer(20) to each subscriber, and a 155M multi-transmitter(40) for transmitting a digital video and audio signals to the subscriber.
Abstract translation: 该单元包括用于将用于ISDN基本接入服务的信号复用到45Mb / s的600M多发射机（10），用于从600M多发射机（10）接收DS3数据的45M通信信道多路复用器（20） 44.736Mb / s的窄带ISDN 2.048Mb / s帧映射/解映射装置（30），用于在从45M通信信道多路复用器发送的2.048Mb / s数据之间发送2B + D和C（Cv1）信道 20）和用于向订户发送数字视频和音频信号的155M多发射机（40）。
-
公开(公告)号：KR1019950005610B1
公开(公告)日：1995-05-27
申请号：KR1019920021398
申请日：1992-11-13
IPC: H04N7/10
Abstract: The multiplexer/demultiplexer of a subscriber's terminal of optical CATV network is integrated to reduce size and power consumption. The multiplexer includes a first and a second synchonizing circuit (11,12) for receiving dependent signal transmitted from a source, a framer (14) for generating frames according to output signal of the synchronizing circuit, a first and a second address generator (13,25) for generating frame euable signal according to clock signal and a parity signal generator (16) for detecting bit error in input data. The demultiplexer (2) includes a reframer (21) for recovering data having transmission errors and descrambler (22) for descrambling address signal generated by the second address generator (25).
Abstract translation: 光缆CATV网络的用户终端的多路复用器/解复用器被集成以减小尺寸和功耗。 多路复用器包括用于接收从源发送的从属信号的第一和第二同步电路（11,12），用于根据同步电路的输出信号产生帧的成帧器（14），第一和第二地址发生器 ，25），用于根据时钟信号产生帧可用信号;以及奇偶校验信号发生器（16），用于检测输入数据中的位错误。 解复用器（2）包括用于恢复具有传输错误的数据的重写器（21）和用于解扰由第二地址发生器（25）产生的地址信号的解扰器（22）。
-
公开(公告)号：KR1019940013209A
公开(公告)日：1994-06-25
申请号：KR1019920021398
申请日：1992-11-13
IPC: H04N7/10
Abstract: 본 발명은 광 CATV망에서 분배 센터와 가입자 가내간의 TV, 음성 등의 데이타 전송을 위한 다중/역다중화 기능을 구현하기 위한 회로에 관한 것으로, 입력되는 데이타의 종속 신호를 제공받는 제 1,2 동기화수단(11,12)과, 상기 제1,2동기화수단(11,12)으로 부터의 출력 신호를 인가받아 프레임을 생성시키는 프레이머(14)와, 클럭 신호를 인가받아 상기 프레이머(14)에서 프레임 인에이블 신호를 생성하고 상기 제1,2 동기화 수단(11,12)으로 클럭신호를 제공하는 제1,2 어드레스 발생 수단(13,25)과, 상기 제1어드레스 발생 수단(13)으로 부터 어드레스 신호를 인가받아 수신단에서 클럭의 추출을 하는 스크램블러(15)와, 상기 프레이머(14)의 출력신호와 클럭신호를 인가받아 패리티 점검을 통해 비트 에러를 검출하여 비트 에러 검출 신호를 상기 프레이머(14)로 제공하기 위한 패리티 생성 수단(16)을 구비한 다중화 회로(1)와, 클럭신호를 인가받아 에러 데이타의 복구가 가능하게 하기 위한 리프레이머(21)와, 클럭신호를 인가받고 상기 제2어드레스 발생 수단(25)으로 부터 어드레스 신호를 인가받아 디스크램블링하여 외부로 부터의 데이타와 감산한 출력을 내기 위한 디스크램블러(22)와, 상기 디스크램블러(22)에 의해 복원된 데이타를 사용하여 다중화 회로에서 각 채널에 삽입한 채널 구분 비트(CIB)값을 검출하는 CIB검출회로 수단(23)과, 상기 CIB검출회로 수단(23)에서의 검출값을 이용하여 홀드 신호를 생성하는 홀드 신호 생성 회로수단(24)과, 상기 제2어드레스 발생 수단(25)으로 부터의 어드레스 비트 신호와 클럭신호를 인가 받고 상기 디스크램블러(22)의 출력과 외부 데이타의 감산 연산 신호를 인가받아 프레임내에 포 된 유지 보수신호의 위치를 분류하는 채널 분류 회로 수단(26)과, 상기 채널분류 회로 수단(26)의 패리티 비트와 클럭신호를 인가받아 패리티 비트를 생성하고 수신된 패리티 비트와 비교하여 동일하지 않을때 패리티 에러신호를 발생하는 패리티 생성 및 체크 수단(27)과, 상기 채널 분류 회로 수단(26)의 채널 분류 신호와 상기 제2 어드레스 발생 수단(25)으로 부터의 어드레스 신호를 인가받는 제1,2역동기화 수단(28,29)을 구비한 역 다중화 회로(2)를 구비한 것을 특징으로 한다.
-
Patent Agency Ranking
公开(公告)号：KR1020070059833A
公开(公告)日：2007-06-12
申请号：KR1020060041694
申请日：2006-05-09
Applicant: 한국전자통신연구원
IPC: H04L12/771 , H04L12/741 , H04L12/46
CPC classification number: H04L45/7453 , H04L45/08 , H04L45/741 , H04L61/6086
Abstract: An apparatus and a method for processing packets in a fast router are provided to increase system efficiency by reducing the memory of a forwarding information table, which a forwarding processor occupies, and decreasing IPC(Inter Processor Communication) messages between a control processor and the forwarding processor. A fast router comprises a control processor(100), an Ethernet switch(200), and a forwarding processor(300). The control processor(100) comprises a prefix table(110), a next hop table(120), and an L2(Layer 2) address table(130). The forwarding processor(300) comprises input/output processors(310,340), input/output network processors(320,350), and a switch fabric(330). The input processor(310) is comprised of a prefix table(311) and a next hop table(312). The output processor(340) comprises an L2 indirect address table(341), which is directly indexed from the next hop table(312) of the input processor(310), and an L2 direct table, which is composed of a hashing table for destination IP addresses. Also the output processor(340) comprises an IPv4 packet queue(343) and an IPv6 packet queue(344) to store packets according to their respective types until L2 addresses are learned.
Abstract translation: 提供了一种用于在快速路由器中处理分组的装置和方法，以通过减少转发处理器所占用的转发信息表的存储器并且减少控制处理器与转发之间的IPC（处理器间通信）消息来提高系统效率 处理器。 快速路由器包括控制处理器（100），以太网交换机（200）和转发处理器（300）。 控制处理器（100）包括前缀表（110），下一跳表（120）和L2（第二层）地址表（130）。 转发处理器（300）包括输入/输出处理器（310,340），输入/输出网络处理器（320,350）和交换结构（330）。 输入处理器（310）由前缀表（311）和下一跳表（312）构成。 输出处理器（340）包括从输入处理器（310）的下一跳表（312）直接索引的L2间接地址表（341）和L2直接表，其由用于 目标IP地址。 此外，输出处理器（340）包括IPv4分组队列（343）和IPv6分组队列（344），以根据它们各自的类型来存储分组，直到L2学习。
-
公开(公告)号：KR100723836B1
公开(公告)日：2007-05-31
申请号：KR1020050067819
申请日：2005-07-26
Applicant: 한국전자통신연구원
Abstract: 본 발명은 OIF에서 권고하는 SPI-3 인터페이스를 사용하는 동일 계층의 디바이스들 간에 SPI-3 인터페이스를 정합할 수 있도록 제어 신호를 중계하는 방법 및 장치에 관한 것으로, 본 발명에 의하면 SPI-3 인터페이스를 사용하는 물리 계층 디바이스들 사이에서는 링크 계층 디바이스의 역할을, 링크 계층 디바이스들 사이에서는 물리 계층 디바이스의 역할을 하는 브리지 장치를 두어 동일 계층의 디바이스들 간에 SPI-3 인터페이스를 직접 연결하는 경우에 제어 신호가 충돌하지 않도록 함으로써 기존에 사용되고 있는 디바이스들의 변형 없이도 동일 계층의 디바이스들간에도 제어 신호의 교환을 통한 데이터의 송수신이 가능해진다.
OIF, SPI-3, POS-PHY-
公开(公告)号：KR100570838B1
公开(公告)日：2006-04-13
申请号：KR1020030093461
申请日：2003-12-18
Applicant: 한국전자통신연구원
IPC: H04L7/02
Abstract: 본 발명은 M개의 위상 조정된 클럭을 이용하여 입력된 병렬 데이터간 스큐를 조정하는 능동 위상 정렬장치에 관한 것이다.
본 발명은, 수신된 N 비트의 병렬 데이터는 고정하고 입력 클럭을 M개의 위상 조정된 클럭으로 출력하는 지연 고정 루프부; 상기 수신된 N 비트의 병렬 데이터를 상기 각 위상 조정된 클럭으로 클럭킹하여 M개의 N 비트 병렬 데이터로 출력하는 제1단 리타이밍부; 상기 병렬 데이터의 복원을 위한 최적 위상의 클럭을 선택하고 상기 제1단 리타이밍부로부터 출력되는 M개의 N 비트 병렬 데이터별로 상기 선택된 최적 위상의 클럭에 의해 상기 각 데이터의 위상이 변경되는 시점에 클럭킹된 데이터를 출력하는 위상 선택부; 및 상기 출력된 데이터의 패스 중 원하는 패스를 선택하고 상기 선택된 데이터 패스간에 발생한 +/-1 스큐의 보정을 통해 데이터를 복원하는 데이터 패스 선택부를 포함한다.
본 발명에 따르면, 병렬 데이터 스큐와 무관하게 데이터 버스를 설계함으로써 시스템 설계 비용 및 시간을 줄일 수 있는 장점이 있다.
위상정렬, 스큐, 병렬 데이터, 위상, 리타이밍, 클럭-
公开(公告)号：KR1020050061892A
公开(公告)日：2005-06-23
申请号：KR1020030093461
申请日：2003-12-18
Applicant: 한국전자통신연구원
IPC: H04L7/02
Abstract: 본 발명은 M개의 위상 조정된 클럭을 이용하여 입력된 병렬 데이터간 스큐를 조정하는 능동 위상 정렬장치에 관한 것이다.
본 발명은, 입력된 클럭을 M개로 위상을 조정하고 상기 M개의 위상 조정된 클럭을 출력하는 지연 고정 루프부; 수신된 N 비트의 병렬 데이터를 상기 위상 조정된 클럭을 이용하여 리타이밍하고 상기 데이터의 복원을 위한 최적 위상의 클럭을 선택하여 상기 선택된 클럭으로 클럭킹된 데이터를 출력하는 수신 리타이밍 및 위상 선택부; 및 상기 출력된 데이터의 패스 중 원하는 패스를 선택하여 상기 데이터 패스간에 발생한 +/-1스큐의 보정을 통해 데이터를 복원하는 데이터 패스 선택부를 포함한다.
본 발명에 따르면, 병렬 데이터 스큐와 무관하게 데이터 버스를 설계함으로써 시스템 설계 비용 및 시간을 줄일 수 있는 장점이 있다.-
公开(公告)号：KR100256699B1
公开(公告)日：2000-05-15
申请号：KR1019970035964
申请日：1997-07-29
IPC: H04B1/69
Abstract: PURPOSE: A spectrum divisional multiplexing transmission apparatus is provided to increase the quantity of transmitting data by limiting a spectrum of base band signal to Nyquist spectrum. CONSTITUTION: The spectrum divisional multiplexing transmission apparatus includes a transmitting part and a receiving part. The transmitting part includes the first and second encoders(21,22), a low pass filter(23), a high pass filter(24) and a signal matching part(25). The first and second encoders(21,22) divide the first and second signals by the three-bits, respectively and add one bit to each three bits to cause the spectrum of each four bits to be Nyquist spectrum. The low pass filter(23) removes high frequency components from a signal from the first encoder(21) and the high pass filter(24) removes low frequency components from a signal from the second encoder(22). The signal matching part(25) combines the signals outputted from the low and high pass filters(23,24).
Abstract translation: 目的：提供频谱分割复用传输装置，通过将基带频谱的频谱限制为奈奎斯特频谱来增加发射数据量。 构成：频谱分割复用发送装置包括发送部和接收部。 发送部分包括第一和第二编码器（21,22），低通滤波器（23），高通滤波器（24）和信号匹配部分（25）。 第一和第二编码器（21,22）分别将第一和第二信号除以三位，并且对每三位添加一位以使每四位的频谱成为奈奎斯特频谱。 低通滤波器（23）从来自第一编码器（21）的信号中去除高频分量，高通滤波器（24）从来自第二编码器（22）的信号中去除低频分量。 信号匹配部（25）组合从低通滤波器（23,24）输出的信号。
-
-
-
-
-
-
-
-
-
Search Results
86
records
(took 0.037 seconds)
