公开(公告)号：CN101800250B

公开(公告)日：2015-09-23

申请号：CN201010116559.2

申请日：2010-01-29

Applicant: 株式会社半导体能源研究所

Inventor： 及川欣聪 ,  丸山穗高 ,  乡户宏充 ,  河江大辅 ,  山崎舜平

IPC: H01L29/786 ,  H01L29/24 ,  H01L27/12 ,  H01L21/34 ,  H01L21/84 ,  G02F1/1368

CPC classification number: H01L27/1225 ,  G02F1/1368 ,  G02F2201/121 ,  G02F2201/123 ,  H01L21/02565 ,  H01L21/02631 ,  H01L27/1214 ,  H01L27/124 ,  H01L27/156 ,  H01L27/3248 ,  H01L27/3262 ,  H01L29/24 ,  H01L29/78618 ,  H01L29/7869 ,  H01L29/78693 ,  H01L29/78696

Abstract: 发明的目的在于提供一种备有使用氧化物半导体层且电特性优良的薄膜晶体管的半导体装置。将含有SiOX的In-Sn-O类氧化物半导体层用作沟道形成区，并且为了降低其与由电阻值低的金属材料构成的布线层的接触电阻，在源电极层以及漏电极层与上述含有SiOX的In-Sn-O类氧化物半导体层之间设置源区或漏区。源区或漏区以及像素区使用同一层的不含有SiOX的In-Sn-O类氧化物半导体层。

公开(公告)号：CN101866952B

公开(公告)日：2015-04-29

申请号：CN201010165708.4

申请日：2010-04-14

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  乡户宏充 ,  岸田英幸

IPC: H01L29/78 ,  H01L29/12 ,  H01L21/34 ,  H01L27/02

CPC classification number: H01L29/7869 ,  H01L21/02554 ,  H01L21/02565 ,  H01L27/12 ,  H01L27/1225 ,  H01L27/1255 ,  H01L29/66969 ,  H01L29/78609 ,  H01L29/78618 ,  H01L29/78696

Abstract: 本发明涉及一种半导体装置及其制造方法。本发明的课题之一在于：提供使用不包含In、Ga等的稀有金属而包含Zn的氧化物层的晶体管；在使用包含Zn的氧化物层的晶体管中，减少截止电流并使电特性稳定。在使用包含Zn的氧化物层的晶体管中，在氧化物层上层叠包含绝缘氧化物的氧化物半导体层并以氧化物层和源电极层或漏电极层隔着包含绝缘氧化物的氧化物半导体层重叠的方式形成晶体管，从而可以减少晶体管的阈值电压的不均匀并使电特性稳定。

公开(公告)号：CN101752427B

公开(公告)日：2013-12-18

申请号：CN200910254152.3

申请日：2009-12-10

Applicant: 株式会社半导体能源研究所

Inventor： 乡户宏充 ,  小林聪

IPC: H01L29/786 ,  H01L29/12 ,  H01L27/02 ,  H01L21/336

CPC classification number: H01L29/78669 ,  H01L27/12 ,  H01L29/66765 ,  H01L29/78609 ,  H01L29/78618 ,  H01L29/78678 ,  H01L29/78696

Abstract: 一种薄膜晶体管，包括：栅电极层；第一半导体层；设置在所述第一半导体层上且与其接触的其载流子迁移率低于所述第一半导体层的载流子迁移率的第二半导体层；设置在所述栅电极层和所述第一半导体层之间且与其接触的栅极绝缘层；接触于所述第二半导体层地设置的第一杂质半导体层；其一部分接触于所述第一杂质半导体层和所述第一及第二半导体层地设置的第二杂质半导体层；以及接触于所述第二杂质半导体层的整个面地设置的源电极及漏电极层，其中，第一半导体层的栅电极层一侧的整个面重叠于所述栅电极层。

公开(公告)号：CN103348464A

公开(公告)日：2013-10-09

申请号：CN201280006531.0

申请日：2012-01-13

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  乡户宏充

IPC: H01L21/8242 ,  H01L21/8247 ,  H01L27/108 ,  H01L27/115 ,  H01L29/786 ,  H01L29/788 ,  H01L29/792

CPC classification number: H01L27/108 ,  G11C11/403 ,  H01L27/0688 ,  H01L27/11551 ,  H01L27/1156 ,  H01L27/1207 ,  H01L27/1225 ,  H01L29/1037 ,  H01L29/22 ,  H01L29/4236 ,  H01L29/78 ,  H01L29/7827 ,  H01L29/7833 ,  H01L29/7869

Abstract: 现有的DRAM为了保持数据而需要每隔几十毫秒进行刷新工作，因此导致耗电量的增大。此外，由于频繁地切换晶体管的导通状态和截止状态，晶体管的劣化成为问题。上述问题随着存储容量增大和晶体管微型化的进展而变得明显。提供一种晶体管，该晶体管包含氧化物半导体并具有用于栅电极的沟槽及用于元件隔离的沟槽的沟槽结构。即使将源电极与漏电极之间的距离设定得较窄，通过适当地设定用于栅电极的沟槽的深度，可以抑制短沟道效应。

公开(公告)号：CN101521231B

公开(公告)日：2013-04-03

申请号：CN200910008341.2

申请日：2009-02-26

Applicant: 株式会社半导体能源研究所

Inventor： 大力浩二 ,  宫入秀和 ,  黑川义元 ,  山崎舜平 ,  乡户宏充 ,  河江大辅 ,  小林聪

IPC: H01L29/78 ,  H01L29/36 ,  H01L27/12 ,  H01L21/20 ,  H01L21/265 ,  G02F1/1362

CPC classification number: H01L27/1214 ,  H01L27/1288 ,  H01L29/04 ,  H01L29/458 ,  H01L29/4908 ,  H01L29/66765

Abstract: 一种薄膜晶体管包括：添加有赋予一导电型的杂质元素的一对杂质半导体层，该一对杂质半导体层被设置为其至少一部分隔着栅极绝缘层重叠于栅电极，并且形成源区及漏区；一对导电层，该一对导电层被配置为其至少一部分在栅极绝缘层上重叠于栅电极及添加有赋予一导电型的杂质元素的一对杂质半导体层，并且在沟道长度方向上相离；以及接触栅极绝缘层和一对导电层并且延伸在该一对导电层之间的非晶半导体层。

公开(公告)号：CN101478004B

公开(公告)日：2012-09-05

申请号：CN200810179747.2

申请日：2008-12-03

Applicant: 株式会社半导体能源研究所

Inventor： 乡户宏充 ,  宫入秀和

IPC: H01L29/786 ,  H01L29/06

CPC classification number: H01L29/78696 ,  H01L29/04 ,  H01L29/41733 ,  H01L29/66765

Abstract: 提供了一种薄膜晶体管及利用该薄膜晶体管的半导体装置。使结晶性高的层中的接近栅极绝缘膜的层包含赋予一导电型的杂质元素，以便在之后形成的结晶性高的层中形成沟道形成区域，而不是在微晶半导体膜中的刚开始成膜时形成的结晶性差的层中形成沟道形成区域。并且，将包含杂质元素的层用作沟道形成区域。此外，在用作源区域或漏区域的包含杂质元素的一对半导体膜和用作沟道形成区域的包含杂质元素的层之间设置不包含赋予一导电型的杂质元素的层或者与其他层相比，赋予一导电型的杂质元素的浓度低得多的层。

公开(公告)号：CN101232047B

公开(公告)日：2011-06-29

申请号：CN200810008905.8

申请日：2008-01-25

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  磯部敦生 ,  乡户宏充

IPC: H01L29/786 ,  H01L29/423 ,  H01L29/06 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/78621 ,  H01L29/42384 ,  H01L29/4908 ,  H01L29/66757 ,  H01L29/78618 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 提供一种提高了工作特性及可靠性的具有新颖结构的半导体器件及其制造方法。本发明的半导体器件包括设置在衬底之上且包括设置在一对杂质区域之间的沟道形成区域的岛状半导体层、与半导体层的侧面接触而设置的第一绝缘层、设置在沟道形成区域且以横穿半导体层的方式设置的栅电极、以及设置在沟道形成区域及栅电极之间的第二绝缘层。半导体层被局部薄膜化，在被薄膜化的区域设置有沟道形成区域，并且第二绝缘层至少覆盖第一绝缘层，该第一绝缘层设置在重叠于栅电极的区域的半导体层的侧面。

公开(公告)号：CN101521233A

公开(公告)日：2009-09-02

申请号：CN200910126408.2

申请日：2009-02-26

Applicant: 株式会社半导体能源研究所

Inventor： 大力浩二 ,  池田隆之 ,  宫入秀和 ,  黑川义元 ,  乡户宏充 ,  河江大辅 ,  井上卓之 ,  小林聪

IPC: H01L29/786 ,  H01L29/40 ,  H01L29/36 ,  H01L27/12 ,  G02F1/1362

CPC classification number: H01L29/78618 ,  H01L29/04 ,  H01L29/41733 ,  H01L29/4908 ,  H01L29/66765 ,  H01L29/78696

Abstract: 本发明提供一种薄膜晶体管及显示装置。改善涉及薄膜晶体管的导通电流及截止电流的问题。该薄膜晶体管包括：添加有赋予一导电型的杂质元素的一对杂质半导体层，该一对杂质半导体层相离地设置；导电层，该导电层在上述栅极绝缘层上重叠于上述栅电极及上述添加有赋予一导电型的杂质元素的一对杂质半导体层的一方；以及非晶半导体层，该非晶半导体层从上述导电层上延伸到上述栅极绝缘层上，与添加有赋予一导电型的杂质元素的一对杂质半导体层双方接触，并且连续设置在该添加有赋予一导电型的杂质元素的一对杂质半导体层之间。

公开(公告)号：CN101478004A

公开(公告)日：2009-07-08

申请号：CN200810179747.2

申请日：2008-12-03

Applicant: 株式会社半导体能源研究所

Inventor： 乡户宏充 ,  宫入秀和

IPC: H01L29/786 ,  H01L29/06

CPC classification number: H01L29/78696 ,  H01L29/04 ,  H01L29/41733 ,  H01L29/66765

Abstract: 提供了一种薄膜晶体管及利用该薄膜晶体管的半导体装置。使结晶性高的层中的接近栅极绝缘膜的层包含赋予一导电型的杂质元素，以便在之后形成的结晶性高的层中形成沟道形成区域，而不是在微晶半导体膜中的刚开始成膜时形成的结晶性差的层中形成沟道形成区域。并且，将包含杂质元素的层用作沟道形成区域。此外，在用作源区域或漏区域的包含杂质元素的一对半导体膜和用作沟道形成区域的包含杂质元素的层之间设置不包含赋予一导电型的杂质元素的层或者与其他层相比，赋予一导电型的杂质元素的浓度低得多的层。

公开(公告)号：CN101034719A

公开(公告)日：2007-09-12

申请号：CN200710085729.3

申请日：2007-03-08

Applicant: 株式会社半导体能源研究所

Inventor： 乡户宏充

IPC: H01L29/786 ,  H01L27/12 ,  H01L21/336 ,  H01L21/84

CPC classification number: H01L29/66757 ,  H01L27/1255 ,  H01L29/78675

Abstract: 本发明的目标是减小半导体膜内沟道形成区域的边缘部分的特性对晶体管特性的影响。岛状半导体膜形成于衬底上，且设于该岛状半导体膜上的形成栅电极的导电膜形成于该半导体膜上，栅极绝缘膜夹置于其间。在该半导体膜中设有沟道形成区域、形成源极区域或者漏极区域的第一杂质区域、以及第二杂质区域。该沟道形成区域设于与横过该岛状半导体膜的栅电极交叠的区域，该第一杂质区域设为毗邻该沟道形成区域，且该第二杂质区域设为毗邻该沟道形成区域和该第一杂质区域。该第一杂质区域和第二杂质区域设为具有不同的电导率，该第二杂质区域和该沟道形成区域形成为具有不同的电导率，或者在具有相同电导率时具有与第二杂质区域及沟道形成区域不同的杂质元素浓度。