-
公开(公告)号：KR100568305B1
公开(公告)日：2006-04-05
申请号：KR1020040056844
申请日：2004-07-21
Applicant: 삼성전기주식회사
Abstract: 본 발명은 사이즈 또는 공정수의 증가없이, 고용량이면서 기생인덕턴스를 최소화시켜 고주파 회로의 디커플링용으로 사용되기에 적합한 적층형 세라믹 캐패시터에 관한 것으로서, 본 발명의 적층형 세라믹 캐패시터는, 다수의 세라믹시트를 적층하여 이루어진 세라믹 블록; 상기 세라믹 블록의 서로 마주보는 제1,2 측면상에 형성되며, 각각 + 또는 - 전압이 인가되는 다수의 단자전극; 상기 세라믹 블록의 소정 세라믹시트상에 형성되며, 상기 제1,2측면과 수직한 방향으로 평행하게 배치된 한 쌍의 제1,2 전극패턴과, 상기 제1,2 전극패턴에서 각각 세라믹블록의 제1,2측면으로 연장형성되어 상기 다수 단자전극중 동일한 극성의 단자전극에 연결되는 다수의 인출패턴으로 이루어지는 하나 이상의 제1 내부 전극; 및 상기 세라믹 블록의 소정 세라믹시트상에 형성되며, 상기 제1,2측면과 수평한 방향으로 평행하게 배치되는 한쌍의 제3,4 전극패턴과, 상기 제3,4 전극패턴에서 각각 세라믹블록의 제1,2측면으로 연장형성되어 상기 다수 단자전극중 제1내부전극과 다른 극성의 단자전극에 연결되는 다수의 인출패턴으로 이루어지는 다수의 제2내부전극을 구비하며, 상기 제1 내부 전극과 제2내부전극은 상부에서부터 하부로 교대로 배치된다.
적층형 세라믹 캐패시터, 기생 인덕턴스, 전극패턴, 세라믹 시트, 인출패턴,-
公开(公告)号：KR1020060027505A
公开(公告)日：2006-03-28
申请号：KR1020040076302
申请日：2004-09-23
Applicant: 삼성전기주식회사
IPC: H01F17/02
CPC classification number: H01P5/10
Abstract: 본 발명은 통과대역에서의 삽입손실 특성을 개선시키면서, 더 소형화시킬 수 있는 적층형 발룬 트랜스포머에 관한 것으로서, 제1스트립라인과 제3스트립라인을 커플러로 결합하고, 제2스트립라인과 제4스트립라인을 커플러로 결합하며, 제3,4스트립라인으로부터 위상이 서로 반대인 제1,2평형신호를 인출하는 발룬트랜스포머를 적층형으로 구현하는데 있어서, 상기 제3스트립라인과 제4스트립라인의 중간위치에 도전성의 무접지전극을 형성함으로서, 상기 제3스트립라인과 제4스트립라인의 자기적 결합에 의한 상기 무접지전극이 그라운드를 형성하도록 하여, 동작대역에서의 삽입손실을 개선시키면서, 상기 제1~제4스트립라인의 상하부에 위치하여 외부와의 전자기적 차폐를 구현하는 접지전극중, 하부면의 내부 접지전극을 별도로 형성하지 않고, 실장면의 그라운드패턴을 이용하여 임피던스 구현 및 차폐기능을 구현함으로서, 특성 저하없이 소자의 두께 감소를 도모한다.
적층형 발룬트랜스포머, 유전체블록, 스트립라인, 캐패시터, 접지전극, 임피던스Abstract translation: 本发明通过同时改善频带的插入损耗特性，并且还能够小型化涉及的多层平衡 - 不平衡变压器，第一组合的带状线和所述第三条带线到耦合器，并且所述第二条线和第四带状线 的方法来实现平衡 - 不平衡变压器，以及耦合到所述耦合器，反相所述第三和第四带状线的第一和第二平衡信号从多层，引出到彼此，其中所述第三带状线的中间位置和第四带状线 其中，接地电极由第三带状线和第四带状线之间的磁耦合形成，以改善工作频带中的插入损耗， 在位于第四带状线的上部和下部并且与外部实现电磁屏蔽的接地电极中，下表面的内部接地电极没有单独形成， 通过实现实施了阻抗和屏蔽功能使用表面的接地图案，并且降低该装置的厚度减小，而不会牺牲性能。
-
公开(公告)号：KR100541077B1
公开(公告)日：2006-01-10
申请号：KR1020030030514
申请日：2003-05-14
Applicant: 삼성전기주식회사
IPC: H04B1/44
Abstract: 본 발명은 안테나단자와 송신단자 및 수신단자 사이의 특성 임피던스(Zo)의 정합, 송신 및 수신신호 사이의 아이솔레이션을 수행하는 정합회로에 포함되는 도체 패턴의 물리적인 길이를 줄여 소형화시킬 수 있는 정합회로 및 그 정합회로를 포함하는 적층형 듀플렉서에 관한 것이다.
본 발명은, 복수의 유전체층(50)으로 이루어지고, 안테나단자(ANT)와 송신필터(60) 및 수신필터(70) 사이에 연결되어, 상기 송신 필터(60) 및 수신 필터(70)와의 정합을 취하는 적층형 듀플렉서의 정합회로에 있어서, 상기 안테나 단자(ANT)에 연결된 안테나 전극(ANTE) 및 송신 필터(60)에 전기적으로 연결된 도체 패턴으로 이루어진 송신 정합부(81); 상기 송신 정합부(81)의 도체 패턴에 수직방향으로 소정간격 이격된 제1 접지전극(GND1); 상기 안테나 전극(ANTE)과 및 수신 필터(70)에 전기적으로 연결된 도체 패턴으로 이루어진 수신 정합부(82); 및 상기 수신 정합부(82)의 도체 패턴에 수직방향으로 소정간격 이격된 제2 접지전극(GND2)을 구비함을 특징으로 하며, 또한, 이러한 정합회로를 포함하는 적층형 듀플렉서를 제공하는 것을 특징으로 한다.
이러한 본 발명에 의하면, 보다 소형화가 가능하게 되고, 삽입손실을 개선할 수 있으며, 안테나에서의 반사특성을 개선하여 대역통과 특성을 향상시킬 수 있는 효과가 있다
적층형 듀플렉서, 정합, 임피던스, 위상-
公开(公告)号：KR100489836B1
公开(公告)日：2005-05-16
申请号：KR1020030067957
申请日：2003-09-30
Applicant: 삼성전기주식회사
IPC: H01F27/30
Abstract: 본 발명은 3 개의 λ/4 스트립라인으로 구현된 적층형 발룬 트랜스포머에, 그 주변 회로에서 필요로 하는 직류전압을 공급하기 위한 직류전압 피드라인을 구현한 적층형 발룬 트랜스포머를 제공하는데 그 목적이 있다.
본 발명은, 제1스트립라인(124L)이 그 한쪽면에 형성된 제1유전체시트(124); 상기 제1스트립라인(124L)의 하부에 적층되며 상기 제1스트립라인(124L)과 전기적으로 연결되는 제2스트립라인(126L)이 그 한쪽 면의 일측에 형성되고, 그 한쪽면 타측에 상기 제1스트립라인(124L)과 전기적으로 연결되는 제1 용량전극(126E)이 형성된 제2유전체시트(126); 상기 제1 용량전극(126E)의 하부에 적층되며, 상기 제1 용량전극(126E)과 소정의 커패시턴스(C)를 형성하고 상기 제2스트립라인(126L)과 전기적으로 연결되는 제2 용량전극(128E)이 그 한쪽면에 형성된 제3유전체시트(128); 상기 제3유전체시트(128)의 하부에 적층되며 그 한쪽면에 내부 접지전극(102E)이 형성되는 제4유전체 시트(102); 및 상기 제4유전체 시트(102)의 하부에 복수의 유전체시트가 적층된 적층구조로서, 상기 적층구조는 동작주파수의 λ/4에 해당되는 복수의 스트립라인을 포함하는 발룬 적층구조를 구비하며, 상기 제1리드전극(112L)과 제1스트립라인(124L) 및 제2스트립라인(126L)의 전체 길이에 해당되는 소정의 인덕턴스(L)와, 상기 제1용량전극(126E)과 제2용량전극(128E)에 의한 생성되는 소정의 커패시턴스(C)에 의해 이루어지는 LC병렬 공진회로를 직류전압 피드라인으로 형성한 것을 특징으로 한다.-
公开(公告)号：KR1020050034144A
公开(公告)日：2005-04-14
申请号：KR1020030069977
申请日：2003-10-08
Applicant: 삼성전기주식회사
IPC: H01P1/203
CPC classification number: H01P1/2039
Abstract: 본 발명은 다층기판에 형성한 전송선(Transmission line)과 커패시터(capacitor)를 이용하여 간단하게 구현한 적층형 저역 통과 필터를 제공하는데 그 목적이 있다.
본 발명은, 복수의 유전체층이 적층되어 이루어지고, 외부 측면에 입력전극, 출력전극 및 접지전극이 형성되며, 외부 입력전극(IN)을 통한 신호를 저주파 대역에서만 통과시켜 외부의 출력전극(OUT)으로 출력하는 적층형 저역 통과 필터에 있어서, 제1 유전체층에 인덕턴스 및 커패시턴스가 고르게 분포되는 스트립라인으로 형성되고, 상기 입력전극(IN) 및 출력전극(OUT) 사이에 연결된 분포정수소자인 전송선(TRL); 및 적어도 두 개의 층에 형성되고, 상기 입력전극(IN) 및 출력전극(OUT) 사이에 연결되어 상기 전송선(TRL)과 병렬로 커패시턴스를 형성하는 용량전극을 구비함을 특징으로 한다.
이러한 본 발명에 의하면, 소형화가 가능하고, 기존의 집중소자로 구현된 적층형 저역통과 필터에 비해 삽입손실을 개선할 수 있는 효과가 있다-
Patent Agency Ranking
公开(公告)号：KR1020050031710A
公开(公告)日：2005-04-06
申请号：KR1020030067957
申请日：2003-09-30
Applicant: 삼성전기주식회사
IPC: H01F27/30
Abstract: A laminated balun(Balance to Unbalance) transformer having a DC(Direct Current) voltage feed line is provided to realize a DC voltage feed line for supplying a DC voltage required in peripheral circuits, thereby realizing a size-reducing effect. The first dielectric sheet(124) is formed with the first strip line(124L) on one side. The second dielectric sheet(126) is formed with the second strip line(126L) electrically connected with the first strip line(124L) on one side of one surface, and is formed with the first capacity electrode(126E) electrically connected with the first strip line(124L) on the other side of the one surface. The third dielectric sheet(128) forms a predetermined capacitance with the first capacity electrode(126E), and is formed with the second capacity electrode(128E) electrically connected with the second strip line(126L). The fourth dielectric sheet(102) is formed with an internal ground electrode(102E). Plural dielectric sheets are laminated under the fourth dielectric sheet(102).
Abstract translation: 提供具有直流（直流）电压馈电线的层压平衡 - 不平衡变压器（平衡 - 不平衡）变压器，以实现用于提供外围电路中所需的直流电压的直流电压馈线，从而实现减小尺寸的效果。 第一电介质片（124）在一侧形成有第一带状线（124L）。 第二电介质片（126）形成有在一个表面的一侧上与第一带状线（124L）电连接的第二带状线（126L），并且形成有与第一电极（126）电连接的第一电容电极 在一个表面的另一侧的带状线（124L）。 第三电介质片（128）与第一电容电极（126E）形成预定电容，并形成有与第二带状线（126L）电连接的第二电容电极（128E）。 第四电介质片（102）形成有内部接地电极（102E）。 在第四电介质片（102）之下层叠多层电介质片。
-
公开(公告)号：KR1020040097563A
公开(公告)日：2004-11-18
申请号：KR1020030029895
申请日：2003-05-12
Applicant: 삼성전기주식회사
IPC: H01P1/203
Abstract: PURPOSE: A miniaturized laminated balance filter is provided to allow for production of ultra micro size filter by using a resonator having permitting a capacitor unit and an inductive unit to have different line widths. CONSTITUTION: A miniaturized laminated balance filter comprises a first resonance line(41) formed on a first dielectric sheet(ST1), wherein the first resonance line includes a first capacitive portion(41A) formed into a wide strip line and a first inductive portion(41B) extended into a narrow strip line from the first capacitive portion; a second resonance line(42) formed on the first dielectric sheet, wherein the second resonance line includes a second capacitive portion(42A) formed into a wide strip line and a second inductive portion(42B) extended into a narrow strip line from the second capacitive portion; a third resonance line(43) formed on a second dielectric sheet(ST2) laminated beneath the first dielectric sheet, wherein the third resonance line includes a third capacitive portion(43A) formed into a wide strip line and a third inductive portion(43B) extended into a narrow strip line from the third capacitive portion and electrically connected to the first inductive portion; a fourth resonance line(44) formed on the second dielectric sheet, wherein the fourth resonance line includes a fourth capacitive portion(44A) formed into a wide strip line and a fourth inductive portion(44B) extended into a narrow strip line from the fourth capacitive portion and electrically connected to the second inductive portion; and a balance output terminal connected to the second and fourth capacitive portions.
Abstract translation: 目的：提供一种小型化层压平衡滤波器，以便通过使用允许电容器单元和感应单元的谐振器具有不同的线宽度来制造超微尺寸滤波器。 构成：小型化层压平衡滤波器包括形成在第一电介质片（ST1）上的第一谐振线（41），其中第一谐振线包括形成宽带状线的第一电容部分（41A）和第一电感部分 41B）从第一电容部分延伸到窄条线; 形成在所述第一电介质片上的第二谐振线（42），其中所述第二谐振线包括形成为宽带状线的第二电容部分（42A）和从所述第二谐振线路延伸到窄条线的第二电感部分（42B） 电容部分 第三谐振线（43），形成在层叠在第一电介质片下方的第二电介质片（ST2）上，其中第三谐振线包括形成宽带状线的第三电容部分（43A）和第三电感部分（43B） 从第三电容部分延伸到窄条线并电连接到第一电感部分; 形成在所述第二电介质片上的第四谐振线路（44），其中所述第四谐振线路包括形成为宽带状线的第四电容部分（44A）和从所述第四谐振线路延伸到窄条线的第四电感部分（44B） 电容部分并电连接到第二感应部分; 以及连接到第二和第四电容部分的平衡输出端子。
-
公开(公告)号：KR101004878B1
公开(公告)日：2010-12-28
申请号：KR1020080042524
申请日：2008-05-07
Applicant: 삼성전기주식회사
IPC: H01F27/00
Abstract: 본 발명의 일 양태에 따른 적층형 인덕터는, 복수의 절연체층이 적층된 본체와; 상기 본체의 대향하는 양 측면에 형성된 복수의 외부 연결 전극과; 상기 본체 내에서 상기 절연체층 상에 형성되고, 상기 외부 연결 전극에 의해 연결되어 코일 구조를 형성하는 복수의 내부 도체 패턴과; 상기 본체의 양 단부면에 형성되어 상기 코일 구조의 양단에 각각 연결된 제1 및 제2 단자 전극;을 포함한다.
적층형 인덕터, 코일-
公开(公告)号：KR100925628B1
公开(公告)日：2009-11-06
申请号：KR1020080021310
申请日：2008-03-07
Applicant: 삼성전기주식회사
Abstract: 본 발명의 일 양태에 따른 적층형 칩 커패시터는, 복수의 유전체층의 적층에 의해 형성되고 제1 및 제2 측면(first and second side faces)과 제1 및 제2 단면(first and second end faces)을 갖는 커패시터 본체와; 상기 제1 및 제2 측면 각각에서 이종 극성의 외부 전극이 서로 교대하도록 배치된 복수의 외부 전극과; 각각 상기 커패시터 본체의 외면으로 인출되어 상기 외부 전극에 접속된 1개 또는 2개의 리드를 갖는 복수의 내부 전극;을 포함한다. 적층 방향으로 인접한 이종 극성의 내부 전극의 리드간 수평 거리는 상기 커패시터 본체의 동일 측면에 배치된 인접한 이종 극성의 외부 전극간 피치보다 더 크다. 상기 내부 전극들 내에 형성되는 전류 흐름은 상기 내부 전극의 장변방향 및 단변방향 중 적어도 하나의 방향에 있어서 역방향 성분을 갖거나 서로 수직이다.
적층형 칩 커패시터, 등가직렬 저항, 등가직렬 인덕턴스Abstract translation: 根据本发明的一个方面的叠层片式电容器是通过堆叠多个介电层并且具有第一和第二侧面以及第一和第二端面 电容器体; 多个外部电极，布置在第一和第二侧上，使得不同极性的外部电极彼此交替; 以及多个内部电极，每个内部电极具有一个或两个引出到电容器主体的外表面并连接到外部电极的引线。 在堆叠方向上彼此相邻的不同极性的内部电极的引线之间的水平距离大于布置在电容器本体的相同侧上的相邻不同极性的外部电极之间的间距。 在内部电极中形成的电流在内部电极的长边方向和短边方向中的至少一个方向上具有逆向分量或者彼此垂直。
-
公开(公告)号：KR100925603B1
公开(公告)日：2009-11-06
申请号：KR1020070098300
申请日：2007-09-28
Applicant: 삼성전기주식회사
IPC: H01G4/30
Abstract: 적층형 캐패시터는, 복수의 유전체층이 적층되어 형성된 캐패시터 본체를 갖는다. 복수의 제1 및 제2 내부 전극은 상기 본체 내에서 상기 유전체층을 사이에 두고 서로 다른 극성의 내부 전극이 서로 대향하도록 교대로 배치되며, 복수의 제1 및 제2 외부 전극은 상기 캐패시터 본체의 표면에 제공된다. 또한, 적어도 일 극성의 내부 연결도체를 포함한다.
상기 내부 연결도체는 동일한 극성의 외부 전극에 각각 연결되며, 상기 내부 연결도체와 동일한 극성의 내부 전극은 적어도 하나의 내부 전극을 포함하는 복수의 그룹으로 구분된다. 또한, 상기 각 그룹의 내부 전극은 동일한 극성의 외부 전극 중 서로 다른 외부 전극에 연결되어 그 연결된 외부 전극을 통해 상기 내부 연결도체에 전기적으로 연결된다.
적층형 칩 캐패시터(MLCC), ESR, ESLAbstract translation: 堆叠电容器具有通过堆叠多个介电层而形成的电容器主体。 多个第一和第二内部电极的表面是跨越所述电介质层交替地配置，使得所述另一极性彼此相反的每个内电极，多个第一和第二外部电极的具有主体，其中，所述在所述电容器主体 它提供了。 它还包括至少一个极性内部连接导体。
-
-
-
-
-
-
-
-
-
Search Results
128
records
(took 0.027 seconds)
