-
公开(公告)号：KR1019970024061A
公开(公告)日：1997-05-30
申请号：KR1019950038160
申请日：1995-10-30
Applicant: 삼성전자주식회사
Inventor： 송영희
IPC: H01L23/28
Abstract: 본 발명은 반도체 칩 패키지에 관한 것으로, 더욱 상세하게는 타이바에 반도체 칩을 고정하므로써 반도체 칩 패키지의 박형화 및 소형화를 시키기 위한 반도체 칩이 타이바에 고정되어 있는 반도체 칩 패키지에 관한 것이다.
본 발명은, 일측에 타이 바를 구비하고 중앙부에 다이패드를 구비하는 리드 프레임 및 상기 다이패드의 상부에 반도체 칩이 실장되는 반도체 칩 패키지에 있어서, 상기 반도체 칩이 상기 타이바의 하부에 부착 고정되도록 형성함을 특징으로 하는 반도체 칩이 타이바에 의해 고정되어 있는 반도체 칩 패키지를 제공한다.
따라서, 본 발명에 따른 구조에 따르면, 타이바에 반도체 칩을 고정시킴으로써 반도체 칩 패키지의 박형화, 소형화할 수 있는 효과가 있으며, 반도체 칩에서 발생하는 열의 방출이 원할하게 함으로써 반도체 칩 패키지의 생산성을 향상시킬 수 있는 이점(利點)이 있다.-
-
公开(公告)号：KR1019970018483A
公开(公告)日：1997-04-30
申请号：KR1019950033381
申请日：1995-09-30
Applicant: 삼성전자주식회사
Inventor： 송영희
IPC: H01L23/50
Abstract: 본 발명은 반도체 칩 패키지에 관한 것으로, 더욱 상세하게는 다이패드의 상부면에 반도체칩을 고정하고 에폭시몰딩하게 될 때 상기 다이패드가 위치 이동하는 것을 방지하기 이해 그 다이패드의 양측에 윙팁을 형성하여 위치이동을 방지하기 위한 윙팁이 형서된 다이패드를 이용한 반도체 칩 패키지에 관한 것이다.
본 발명은, 사각형상의 다이패드에 실장된 반도체 칩과, 그 다이패드의 주위에 일정간격으로 이격되어 배열된 다수의 리이드들과, 그 리이드들의 일측과 상기 반도체 칩을 연결하는 와이어들과, 상기 반도체 칩, 다이패드 와이어 및 리이드들의 외부를 감싼 에폭시 성형수지로 구성된 반도체 칩 패키지에 있어서, 다이패드의 하부에 절곡형성된 윙팁을 구비한 것임을 특징으로 하는 다이패드 고정용 윙팁이 형성된 다이패드를 이용한 반도체 칩 패키지를 제공한다. 따라서, 이상에서의 같이 구성된 본 발명은 에폭시 수지로 몰딩하게 될 때 다이패드의 위치이동이 방지되고 와이어의 단선이 방지되며, 와이어의 쓸림현상이 방지됨과 동시에 제품의 품질을 향상시키고 반도체 칩 패키지의 신뢰성이 향상되는 이점(利點)이 있다.-
-
公开(公告)号：KR1019970013160A
公开(公告)日：1997-03-29
申请号：KR1019950027682
申请日：1995-08-30
Applicant: 삼성전자주식회사
IPC: H01L21/66
Abstract: 본 발명은 무결점의 센터 패드를 갖는 노운 굿 다이 및 이를 대량으로 제조할 수 있도록 칩 홀더상에 하나의 리드프레임과 다수개의 칩을 실장하여 와이어 본딩한 후 그 결과적 구조를 범프가 형성되어 있는 인쇄회로 기판에 장착하고, 그 인쇄회로기판을 다시 테스트 소켓에 삽입하여 전기적 및 번인 테스트를 실시한 후, 인쇄회로기판을 분리시키고 본딩 와이어를 절단수단으로 절단하고, 다수개의 무결함 칩, 즉 노운 굿 다이를 제공함으로써, 보통의 집적회로와 기존의 조립장비를 이용하는 동시에 인쇄회로기판의 양면을 사용할 수 있도록 하여 더욱 더 값싼 노운 굿 다이를 대량 생산할 수 있어 향후 멀티칩 모듈 시장의 활성화에 크게 기여할 수 있는 효과가 있다.
-
Patent Agency Ranking
公开(公告)号：KR1019970008537A
公开(公告)日：1997-02-24
申请号：KR1019950022121
申请日：1995-07-25
Applicant: 삼성전자주식회사
IPC: H01L23/48
Abstract: 본 발명은 리드 온 칩(lead on chip)패키지에 사용되는 리드프레임에 관한 것으로, 상기 리드프레임의 내부리드들이 그에대응·이웃될 본딩패드들에 가로질러 연장하고, 또한 그 연장된 내부리드들의 적어도 2영역 이상에 도금막을 형성시켜 정상형(forward type)패키지 또는 전도형(reverse type) 패키지에 범용으로 사용할 수 있도록 하는 특징이 있다.
-
公开(公告)号：KR1019940016637A
公开(公告)日：1994-07-23
申请号：KR1019920024620
申请日：1992-12-17
Applicant: 삼성전자주식회사
IPC: H01L21/60
Abstract: 본 발명은 패키지내에 반도체소자가 형성된 칩을 탑재시키기 위한 본딩방법에 관한 것으로, 종래 LOC형 패키지에 있어서 다운본딩시의 도전필름의 크기 및 버스바영역을 확장할 수 없으며 다핀의 배열이 곤란한 점등을 개선하기 위해, 반도체소자의 배면에 도전성 부재를 접착하고 이 도전성 부재와 반도체소자의 특정 패드를 접속부재에 의해 연결함으로써 칩의 뒷면 전부를 다운본딩으로 사용한다. 이에 따라 래치업억제, 노이즈분산등에 대하여 종래 LOC형 패키지구조보다 효과적으로 대응할 수 있게 된다.
-
公开(公告)号：KR1019940008056A
公开(公告)日：1994-04-28
申请号：KR1019920017245
申请日：1992-09-22
Applicant: 삼성전자주식회사
IPC: H01L23/02
Abstract: 이 발명은 리이드-온-칩 형태의 반도체 패키지를 적용한 씨모스 메모리 반도체 장치를 포함한 상보형 모스구조의 반도체 장치 및 그 제조방법에 관한 것이다. 종래의 다이패드가 없거나 다이패드가 있는 리이드-온-칩 형태의 반도체 패키지는 와이어 본딩시 다운본딩을 실시할때 패키지의 크기에 비해 상대적으로 큰 반도체 칩이 실장되는 경우, 반도체칩 주면에 접착되는 폴리이미드 필름의 크기나, 버스바의 면적을 충분히 넓힐 수 없다는 문제점과 다이패드의 면적을 충분히 넓힐 수 없다는 문제점등을 해결하기 위하여, 반도체칩의 하부의 전면을 활용할 수 있도록 반도체칩(7) 하부의 전면에 마련되고 필름의 중앙부에 상방향으로 길게 형성된 금속층(11)을 가지는 제1도전성필름(2)과, 반도체칩(7) 하부의 전면에 마련되고 필름의 일측면부에 단방향으로 짧게 형성된 금속층(11′)을 가지는 제2도전성필름(2′)으로 제조되어 상기 제1 및 제2도전성필름(2,2′)의 다운본딩 영역으로 다운본딩 되도록 한다. 따라서 SRAM이나, DRAM의 반도체 장치에 유용하게 적용되어 노이즈분산 및 래치-업을 효과적으로 방지할 수 있다.
-
-
-
-
-
-
-
-
Search Results
218
records
(took 0.021 seconds)
