公开(公告)号：KR1020170028786A

公开(公告)日：2017-03-14

申请号：KR1020150125837

申请日：2015-09-04

Applicant: 삼성전자주식회사

Inventor： 이정호 ,  맹승주 ,  고영성 ,  김한석 ,  한규호

IPC: H04W74/08 ,  H04W74/00 ,  H04W72/04 ,  H04W28/26

CPC classification number: H04W28/26 ,  H04W72/04 ,  H04W74/00 ,  H04W74/08

Abstract: 본발명은이동통신시스템에서데이터를전송하는방법및 장치에대한것으로, 보다구체적으로기지국이비면허(unlicensed) 주파수에서데이터를전송하기위한방법및 장치에대한것이다. 상술한과제를달성하기위하여, 본발명의일 실시예에따르는무선통신시스템에서기지국의데이터를전송하는방법에있어서, 임의의주파수에서의채널이사용가능한지판단하는단계; 상기임의의주파수에서의채널이사용가능한경우, 데이터전송이가능한시점이도래하기전까지상기임의의주파수에서제 1 신호를전송하는단계; 및상기데이터전송이가능한시점도래시, 단말에게상기임의의주파수에서제 1 데이터를전송하는단계;를포함한다. 본발명의실시예에따르면, 기지국이다른통신장치들이미사용중인지확인후, 일정기간동안자원할당주기보다짧은주기의채널예약신호를전송함으로써, 다른통신장치들과공존을도모함과동시에통신시스템의성능을향상시킬수 있는효과가있다.

Abstract translation: 本发明涉及一种用于在移动通信系统中发送数据的方法和装置，更具体地说，涉及用于在非许可频率下由基站发送数据的方法和装置。 为了实现上述问题，根据本发明的实施例的用于在无线通信系统中的基站发送数据的方法可以包括以下步骤：发送用于确定在无许可的数据传输是否可能的数据传输的第一信号 频带; 当在非许可频带中的数据传输是可能的时，发送用于保留在非许可频带中的数据传输的第二信号; 以及在发送所述第二信号之后通过所述非许可频带向终端发送第一数据。 根据本发明的实施例，基站确定其他通信设备是否不使用未许可频带，并且在预定时间段内发送具有比资源分配周期短的周期的信道预约信号，从而追求共存 与其他通信设备同时提高通信系统的性能。

公开(公告)号：KR1020150035198A

公开(公告)日：2015-04-06

申请号：KR1020130115473

申请日：2013-09-27

Applicant: 삼성전자주식회사

Inventor： 이헌복 ,  여인호 ,  오세춘 ,  이석균 ,  이정호

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/872

CPC classification number: H01L29/7806 ,  H01L21/26586 ,  H01L29/0869 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/66143 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7813 ,  H01L29/872 ,  H01L29/66287 ,  H01L21/02293 ,  H01L21/20 ,  H01L21/76831 ,  H01L29/42356 ,  H01L29/4236

Abstract: 반도체소자및 그제조방법을제공한다. 이방법은반도체기판상에제1 도전형의반도체층을형성하는것을포함한다. 상기반도체층 내에활성영역을한정하는트렌치영역을형성한다. 상기트렌치영역내에실드도전성패턴및 상기실드도전성패턴을둘러싸는예비절연성구조체를형성하되, 상기예비절연성구조체는상기활성영역의상부면보다낮은레벨에위치하면서상기트렌치영역을부분적으로채운다. 상기활성영역의상부영역내에바디채널이온주입공정을진행하여, 상기제1 도전형과다른제2 도전형의바디불순물영역을형성한다. 상기바디불순물영역을형성한후에, 상기예비절연성구조체를부분식각하여절연성구조체를형성한다. 상기절연성구조체상에게이트구조체를형성한다. 상기게이트구조체를형성한후에, 상기활성영역의상부영역내에상기제1 도전형을갖는소스불순물영역을형성한다. 상기소스불순물영역및 상기바디불순물영역을차례로관통하는그루브영역을형성하되, 상기그루브영역은경사진측벽을갖도록형성되고, 상기소스불순물영역은상기그루브영역에의해서로이격된제1 및제2 소스영역들로형성되고, 상기바디불순물영역은상기그루브영역에의해서로이격된제1 및제2 바디채널영역들로형성된다. 상기그루브영역을채우는전면도전성패턴을형성한다.

Abstract translation: 提供一种半导体器件及其制造方法。 本方法包括以下步骤：在半导体衬底上形成第一导电形式的半导体层; 形成限制半导体层内的激活区域的沟槽区域; 形成屏蔽导电图案和围绕屏蔽导电图案的备用绝缘结构，其中备用绝缘结构被放置在与激活区域的上表面相比较低的水平面并部分地填充沟槽区域; 通过将身体通道离子注入到所述活化区域的上部区域，形成与所述第一导电形式不同的第二导电形式的身体杂质区域; 通过部分蚀刻备用绝缘结构形成侮辱结构; 在绝缘结构上形成栅极结构; 在所述激活区域的上部区域内形成所述第一导电形式的源杂质区域; 形成连续通过源杂质区域和体杂质区域的沟槽区域，其中沟槽区域具有倾斜的侧壁，源杂质区域形成有通过沟槽区域彼此隔离的第一和第二源极区域， 并且所述身体杂质区域形成有通过所述槽区域彼此隔离的第一和第二身体通道区域; 形成填充槽区域的前表面导电图案。

公开(公告)号：KR1020150017956A

公开(公告)日：2015-02-23

申请号：KR1020130094237

申请日：2013-08-08

Applicant: 삼성전자주식회사

Inventor： 이정호 ,  김진우 ,  박범수 ,  윤재철

IPC: H04N5/378 ,  H04N5/374

CPC classification number: H04N5/378 ,  H03M1/0685 ,  H03M1/56 ,  H04N5/3575

Abstract: 이미지 센서의 동작 방법은 복수의 램핑 업/다운 신호들을 생성하는 (a) 단계와, 리셋 구간 동안 픽셀로부터 출력된 픽셀 신호와 상기 복수의 램핑 업/다운 신호들 중의 제1램핑 업/다운 신호를 비교하는 (b) 단계를 포함한다. 상기 방법은 이미지 구간 동안 하나 또는 그 이상의 샘플링 시점에서 상기 픽셀 신호와 상기 제1램핑 업/다운 신호를 비교하는 (c) 단계와, 상기 (c) 단계의 결과에 기초하여 상기 복수의 램핑 업/다운 신호들 중의 제2램핑 업/다운 신호를 출력하는 단계를 더 포함한다.

Abstract translation: 本发明提供一种具有应用2阶结构和多重差分斜坡上升/下降信号的单斜率方案的图像传感器，其操作方法和包括图像传感器的装置。 图像传感器的操作方法包括以下步骤：（a）产生多个斜坡上升/下降信号; 以及（b）将从像素输出的像素信号与斜坡上升/下降信号中的第一斜坡上升​​/下降信号进行比较。 该方法还包括以下步骤：（c）在图像部分期间以一个或多个采样时间比较像素信号与第一斜坡上升​​/下降信号; 以及基于步骤（c）的结果在斜坡上升/下降信号之间输出第二斜坡上升/下降信号。

公开(公告)号：KR101412144B1

公开(公告)日：2014-06-26

申请号：KR1020070121000

申请日：2007-11-26

Applicant: 삼성전자주식회사

Inventor： 이정호 ,  박영훈 ,  정상일 ,  양준석 ,  신안철 ,  정민영

IPC: H01L21/28 ,  H01L27/146

CPC classification number: H01L21/76814 ,  H01L21/76825 ,  H01L21/76838 ,  H01L27/14632 ,  H01L27/14636 ,  H01L27/14687

Abstract: 금속 배선의 제조 방법 및 이를 이용한 이미지 센서의 제조 방법이 제공된다. 상기 금속 배선의 제조 방법은 기판 상에 층간 절연막을 형성하고, 층간 절연막 내에 배선 형성 영역을 형성하고, 배선 형성 영역을 형성한 후, 기판을 UV 처리하고, 배선 형성 영역 내에 금속 배선을 형성하는 것을 포함한다.
금속 배선, 이미지 센서, 플라즈마 에칭 공정, UV 처리

公开(公告)号：KR1020110008955A

公开(公告)日：2011-01-27

申请号：KR1020090066522

申请日：2009-07-21

Applicant: 삼성전자주식회사

Inventor： 이정호 ,  이정은 ,  이흥배

IPC: H03M1/12 ,  G11C27/02

CPC classification number: G11C27/024 ,  G11C27/026 ,  H03M1/141

Abstract: PURPOSE: A trick-and-hold circuit having low voltage level and simple circuit structure and a folding analogue-digital converter are provided to reduce the settling time of the output signal of an amplification circuit by using the clock signal having multiple phases. CONSTITUTION: A reference voltage generating circuit(1200) generates a plurality of reference voltages. A trick-and-hold circuit(1100) maintains the initial charging voltage of a boost node lower than the power voltage. The trick-and-hold circuit generates the sampling control signal having a level being equal to or being lower than the power voltage in response to the logic state of the clock signal.

Abstract translation: 目的：提供具有低电压电平和简单电路结构的特技保持电路和折叠模拟数字转换器，以通过使用具有多相的时钟信号来减小放大电路的输出信号的建立时间。 构成：参考电压产生电路（1200）产生多个参考电压。 保护电路（1100）保持升压节点的初始充电电压低于电源电压。 特技保持电路响应于时钟信号的逻辑状态产生具有等于或低于电源电压的电平的采样控制信号。

公开(公告)号：KR100982517B1

公开(公告)日：2010-09-16

申请号：KR1020040006652

申请日：2004-02-02

Applicant: 삼성전자주식회사

Inventor： 김광민 ,  이정호 ,  정현권 ,  정길수 ,  강만석

IPC: G11B20/10

CPC classification number: H04N9/8205 ,  H04N5/85 ,  H04N9/8042

Abstract: 이벤트 정보가 포함된 동영상 데이터가 기록된 저장 매체 및 재생 장치가 개시된다.
본 발명에 따른 저장 매체는, AV 데이터; 및 AV 데이터를 재생하는 중에 미리 정의된 특정 장면이 재생되면 이벤트를 발생시키고, 발생된 이벤트에 대응하는 미리 정의된 프로그램 기능이 추가된 특정 어플리케이션을 특정 장면과 동기화하여 실행시키는 이벤트 정보를 포함하는 것을 특징으로 한다.
이에 따라, 동영상 전체 또는 일부를 재생하면서 프로그램 기능이 추가된 어플리케이션이 동영상의 특정 장면과 동기화되어 실행되도록 제어할 수 있다.

公开(公告)号：KR100968561B1

公开(公告)日：2010-07-08

申请号：KR1020030037889

申请日：2003-06-12

Applicant: 삼성전자주식회사

Inventor： 이정호 ,  이계헌 ,  김경현

IPC: G02F1/1343

Abstract: 박막 트랜지스터 기판 위에 게이트 배선, 데이터 배선, 박막 트랜지스터 및 화소 전극이 형성되어 있고, 화소 전극은 절개부를 가지고 있다. 박막 트랜지스터 기판과 대향하는 색필터 기판에는 색필터, 블랙 매트릭스 및 공통 전극이 형성되어 있고, 공통 전극은 절개부와 돌기를 가지고 있다. 액정 표시 장치의 화소 영역은 화소 전극의 절개부와 공통 전극의 절개부에 의하여 4도메인의 액정 방향자를 가지는 동시에 공통 전극의 돌기에 의하여 돌기 주위를 향하는 액정 방향자를 가진다. 이렇게 하면, 하나의 화소 영역에 서로 다른 액정 모드가 적용되어 액정 표시 장치의 정면과 측면 시인성을 향상시킬 수 있다.
액정표시장치, 개구부, 돌기, 듀얼모드, 시인성

Abstract translation: 栅极布线，数据布线，薄膜晶体管和像素电极形成在薄膜晶体管基板上，并且像素电极具有切口部分。 彩色滤光片，黑色矩阵和公共电极形成在面向薄膜晶体管基板的彩色滤光片基板上，并且公共电极具有切口和突起。 液晶显示装置的像素区域具有通过在由切口部的切口部和像素电极的共用电极从四个畴的液晶取向具有相同的时间包围共用电极的突起朝向投影液晶切割方向。 在这种情况下，对一个像素区域施加不同的液晶模式，由此改善液晶显示装置的正面和侧面可见度。

公开(公告)号：KR1020090054239A

公开(公告)日：2009-05-29

申请号：KR1020070121000

申请日：2007-11-26

Applicant: 삼성전자주식회사

Inventor： 이정호 ,  박영훈 ,  정상일 ,  양준석 ,  신안철 ,  정민영

IPC: H01L21/28 ,  H01L27/146

CPC classification number: H01L21/76814 ,  H01L21/76825 ,  H01L21/76838 ,  H01L27/14632 ,  H01L27/14636 ,  H01L27/14687

Abstract: 금속 배선의 제조 방법 및 이를 이용한 이미지 센서의 제조 방법이 제공된다. 상기 금속 배선의 제조 방법은 기판 상에 층간 절연막을 형성하고, 층간 절연막 내에 배선 형성 영역을 형성하고, 배선 형성 영역을 형성한 후, 기판을 UV 처리하고, 배선 형성 영역 내에 금속 배선을 형성하는 것을 포함한다.
금속 배선, 이미지 센서, 플라즈마 에칭 공정, UV 처리

公开(公告)号：KR1020090032848A

公开(公告)日：2009-04-01

申请号：KR1020070098406

申请日：2007-09-28

Applicant: 삼성전자주식회사

Inventor： 이정호 ,  박영훈 ,  정상일 ,  김의식 ,  양준석

IPC: H01L21/32 ,  H01L21/027

CPC classification number: H01L21/76816 ,  H01L21/0274 ,  H01L21/31144 ,  H01L21/32

Abstract: A fine pattern forming method of a semiconductor device is provided to minimize the pitch by freely controlling the rate between the width of line pattern and the width of the space. The first insulation layer is formed on a substrate(100). The first insulation layer pattern(112) is formed by removing a part of the first insulation layer. Opening is formed in the removed place of the first insulation layer. A buffer layer is formed in the substrate including the first insulation layer pattern. A space pattern(122) is formed by removing the buffer layer of region except for the side of the first insulation layer pattern. The second insulation layer is formed to cover the first insulation layer pattern and the space pattern. The second insulation layer pattern(132) is formed by removing a part of the second insulation layer. The space pattern is formed between the first recess and the second recess. The first and second recesses are filled with the conductive layer.

Abstract translation: 提供一种半导体器件的精细图案形成方法，通过自由地控制线图案的宽度和空间的宽度之间的速率来最小化间距。 第一绝缘层形成在基板（100）上。 通过去除第一绝缘层的一部分来形成第一绝缘层图案（112）。 在第一绝缘层的去除位置形成开口。 在包括第一绝缘层图案的基板中形成缓冲层。 通过除去除了第一绝缘层图案的侧面之外的区域的缓冲层，形成空间图案（122）。 第二绝缘层形成为覆盖第一绝缘层图案和空间图案。 通过去除第二绝缘层的一部分来形成第二绝缘层图案（132）。 空间图案形成在第一凹部和第二凹部之间。 第一和第二凹部填充有导电层。

公开(公告)号：KR1020090029156A

公开(公告)日：2009-03-20

申请号：KR1020070118655

申请日：2007-11-20

Applicant: 삼성전자주식회사

Inventor： 이정호 ,  손홍락 ,  이정은

IPC: H03K5/22

CPC classification number: H03K3/356139 ,  H03K5/003 ,  H03M1/36

Abstract: A cascade comparator and a control method thereof are provided to improve linearity of a whole system by removing a glitch generated by a hold switch. A cascade comparator includes a plurality of comparing units(100) and a clock generating unit(200). A plurality of comparing units outputs a differential signal after amplifying a difference between two input signals, and is connected each other with a cascade structure. The clock generating unit independently controls a reset phase and a regeneration phase of each comparing unit by supplying a clock signal to each comparing unit. The regeneration phase is successively generated, and is partially overlapped.

Abstract translation: 提供了级联比较器及其控制方法，以通过去除由保持开关产生的毛刺来提高整个系统的线性度。 级联比较器包括多个比较单元（100）和时钟发生单元（200）。 多个比较单元在放大两个输入信号之间的差之后输出差分信号，并且以级联结构彼此连接。 时钟发生单元通过向每个比较单元提供时钟信号独立地控制每个比较单元的复位阶段和再生阶段。 再生相依次产生，部分重叠。