公开(公告)号：KR20210034749A

公开(公告)日：2021-03-31

申请号：KR1020190116373A

申请日：2019-09-20

Applicant: 삼성전자주식회사

Inventor： 정상훈 ,  홍상준 ,  심선일 ,  김경현 ,  문창섭

IPC: H01L27/11582 ,  H01L27/115 ,  H01L27/1157 ,  H01L29/66 ,  H01L29/792

CPC classification number: H01L27/11556 ,  G11C5/025 ,  H01L27/115 ,  H01L27/1157 ,  H01L27/11582 ,  H01L29/66833 ,  H01L29/792

Abstract: 본 발명의 실시예에 따른 반도체 메모리 소자는 셀 어레이 영역 및 연장 영역을 포함하는 기판 상에 차례로 적층된 수평 전극들 및 상기 수평 전극들 사이의 수평 절연층들 포함하는 적층 구조체를 포함한다. 상기 적층 구조체를 관통하는 수직 구조체들을 포함하고, 상기 수직 구조체들 각각은 채널층, 상기 채널층의 측벽 상에 차례로 적층되는 터널링 절연층, 전하 저장층, 및 블로킹 절연층을 포함한다. 상기 수직 구조체들은 상기 셀 어레이 영역에 배치되는 제 1 수직 구조체 및 상기 연장 영역에 배치되는 제 2 수직 구조체를 포함한다. 상기 제 1 수직 구조체의 전하 저장층은 상기 수평 절연층들을 사이에 두고 상기 기판의 상면에 수직한 방향으로 서로 이격되는 전하 저장 패턴들을 포함한다. 상기 제 2 수직 구조체의 전하 저장층은 상기 수평 전극들의 측벽들 및 상기 수평 절연층들의 측벽들을 따라 연장된다.

公开(公告)号：KR101906406B1

公开(公告)日：2018-12-10

申请号：KR1020110147419

申请日：2011-12-30

Applicant: 삼성전자주식회사

Inventor： 양준열 ,  엄대홍 ,  윤병문 ,  김경현 ,  차세호

IPC: H01L27/115 ,  H01L21/8247

Abstract: 본 발명의 수직 구조의 비휘발성 메모리 소자는 기판 상에 수직 방향으로 연장되어 형성된 반도체층 패턴과, 반도체층 패턴의 일 측벽을 따라서 교대로 적층된 게이트 패턴들 및 층간 절연층 패턴들과, 게이트 패턴들과 반도체층 패턴 사이에 개재되어 형성된 스토리지 구조체를 포함한다. 스토리지 구조체는 반도체층 패턴의 일측벽으로부터 순차적으로 형성된 터널 절연층, 전하 저장층 및 블록킹 절연층으로 구성되고, 블록킹 절연층은 층간 절연층 패턴들의 측벽에서 반도체층 패턴 방향으로 제1 리세스 깊이로 리세스되게 구성된다. 게이트 패턴들은 반도체층 패턴의 일 측벽과 대향하여 위치하는 층간 절연층 패턴들의 측벽에서 반도체층 패턴 방향으로 제1 리세스 깊이보다 큰 제2 리세스 깊이로 리세스되고, 게이트 패턴들의 리세스면은 기판의 표면에 대해 수직하게 구성되어 있다.

公开(公告)号：KR101807252B1

公开(公告)日：2017-12-11

申请号：KR1020110028320

申请日：2011-03-29

Applicant: 삼성전자주식회사

Inventor： 이성해 ,  엄대홍 ,  김진균 ,  장대현 ,  김경현 ,  양준열 ,  여차동 ,  이성수 ,  차세호 ,  황기현

IPC: H01L27/115 ,  H01L21/8247

Abstract: 3차원반도체기억소자및 그제조방법을제공한다. 이방법에따르면, 희생막들및 절연막들을교대로그리고반복적으로적층되고, 희생막들중에서최상위희생막을관통하는커팅영역을형성할수 있다. 커팅영역은비희생막에의해채워질수 있다. 절연막들및 희생막들을패터닝하여, 몰드패턴을형성할수 있다. 몰드패턴은절연패턴들, 희생패턴들및 커팅영역내 비희생막을포함할수 있다. 희생패턴들을전극들로대체시킬수 있다.

Abstract translation: 提供了一种三维半导体存储器件及其制造方法。 根据该方法，牺牲膜和绝缘膜可以交替地和重复地沉积，从而在牺牲膜中形成穿过牺牲膜的切割区域。 切割区域可以由一个简易牺牲膜填充。 绝缘膜和牺牲膜可以被图案化以形成模具图案。 模具图案可以包括绝缘图案，牺牲图案和切割区域中的牺牲膜。 牺牲图案可以被电极代替。

公开(公告)号：KR101807250B1

公开(公告)日：2017-12-11

申请号：KR1020110068507

申请日：2011-07-11

Applicant: 삼성전자주식회사

Inventor： 표명중 ,  임종흔 ,  김효정 ,  윤병문 ,  김경현 ,  한자형

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L21/306 ,  H01L21/31053 ,  H01L21/31111 ,  H01L22/12 ,  H01L22/26 ,  H01L27/11529 ,  H01L27/11548 ,  H01L27/11551 ,  H01L27/11556 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/11578 ,  H01L27/11582 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 3차원반도체장치의제조방법이제공된다. 3차원반도체장치의제조방법은셀 어레이영역및 주변회로영역을포함하는기판을준비하는것; 주변회로영역의기판상에, 주변회로들을포함하는주변구조체를형성하는것; 셀어레이영역의기판을리세스시켜, 주변구조체의상부면보다아래에바닥면을갖는오목부를형성하는것; 오목부가형성된기판을컨포말하게덮으며, 연속적으로적층된복수의박막들을포함하는적층막구조체를형성하되, 적층막구조체는셀 어레이영역상에서최저상면을갖고, 주변회로영역상에서최고상면을갖는것; 적층막구조체를컨포말하게덮는평탄화정지막을형성하는것; 및셀 어레이영역상의평탄화정지막을평탄화종료점으로이용하여적층막구조체를평탄화함으로써, 셀어레이영역과주변회로영역사이에서박막들의상부면들과주변구조체의상부면을동시에노출시키는것을포함한다.

Abstract translation: 提供了一种制造三维半导体器件的方法。 一种制造三维半导体器件的方法包括：准备包括单元阵列区域和外围电路区域的衬底; 在外围电路区域中在衬底上形成包括外围电路的外围结构; 凹进单元阵列区域的衬底以形成凹槽，凹槽具有在外围结构的顶表面下方的底表面; 的凹部被形成为覆盖该衬底共形，以形成层压薄膜结构，其包括多个薄膜依次层叠，在具有最小的顶面，上单元阵列区域的外围电路区域，其具有顶上表面上的层压薄膜结构 。 形成共形地覆盖层压膜结构的平坦停止膜; 通过使用层叠在膜结构的平坦化终点膜，包括那些在单元阵列区和外围电路区之间的同时暴露薄膜结构的衣服的上表面和外周面平坦化mitsel阵列区域平坦化终止。

公开(公告)号：KR1020170035629A

公开(公告)日：2017-03-31

申请号：KR1020150134754

申请日：2015-09-23

Applicant: 삼성전자주식회사

Inventor： 손용훈 ,  여차동 ,  최한메 ,  김경현 ,  남필욱 ,  박광철 ,  손연실 ,  이진이 ,  정원봉

IPC: H01L27/115

CPC classification number: H01L23/5226 ,  H01L21/76816 ,  H01L21/76877 ,  H01L27/11565 ,  H01L27/1157 ,  H01L27/11575 ,  H01L27/11582

Abstract: 수직형메모리장치는기판, 기판의상면에대해수직방향으로연장하는복수의채널들, 채널들을감싸며수직방향으로서로이격되어적층되는복수의비금속게이트패턴들, 비금속게이트패턴들각각을둘러싸며상기수직방향으로서로이격되어적층되는복수의금속게이트패턴들을포함한다. 비금속게이트패턴및 금속게이트패턴의조합에의해수직형메모리장치의기계적, 전기적안정성이향상될수 있다.

Abstract translation: 垂直存储器件包括：衬底;在与衬底的上表面垂直的方向上延伸的多个沟道;围绕沟道且在垂直方向上彼此堆叠的多个非金属栅极图案; 并且多个金属栅极图案在栅电极的方向上彼此堆叠并间隔开。 非金属栅极图案和金属栅极图案的组合可以改善垂直存储器件的机械和电气稳定性。

公开(公告)号：KR1020160123441A

公开(公告)日：2016-10-26

申请号：KR1020150053177

申请日：2015-04-15

Applicant: 삼성전자주식회사

Inventor： 이몽섭 ,  손윤호 ,  이상준 ,  강문권 ,  김경현 ,  황인석

IPC: H01L21/311 ,  H01L21/3063 ,  H01L21/316 ,  H01L21/324

CPC classification number: H01L21/31116 ,  H01L21/02063 ,  H01L21/7682 ,  H01L27/10814 ,  H01L27/10823 ,  H01L27/10852 ,  H01L27/10876 ,  H01L27/10885 ,  H01L27/10888

Abstract: 산화물을포함하는절연막이형성된기판을챔버에로딩하고, 챔버내에식각소스를포함하는공정가스를주입하여상기절연막의적어도일부를제거한다. 제거공정은식각소스의공급이제 1 유량인제 1 기간및 상기제 1 유량보다적은제 2 유량인제 2 기간이복수회 반복되는펄스타입으로진행되고, 제거공정동안챔버내의온도는 100℃이상으로유지된다.

Abstract translation: 具有包含氧化物的绝缘层的衬底被加载到腔室中，并且通过将包括蚀刻源气体的处理气体注入到室中来去除绝缘层的至少一部分。 去除处理以多次重复第一周期和第二周期的脉冲类型执行。 蚀刻源气体在第一时段期间以第一流量供应，并且在第二时段期间以小于第一流量的第二流量供应。 在除去过程中，室内温度保持在100℃或更高。

公开(公告)号：KR1020160107784A

公开(公告)日：2016-09-19

申请号：KR1020150031060

申请日：2015-03-05

Applicant: 삼성전자주식회사

Inventor： 신재진 ,  김경현 ,  노정헌 ,  성충기 ,  정승필 ,  지정근

IPC: H01L27/115 ,  H01L21/3105

CPC classification number: H01L27/11521 ,  H01L21/28273 ,  H01L21/762 ,  H01L21/76289 ,  H01L21/764 ,  H01L21/823462 ,  H01L21/823481 ,  H01L29/66825 ,  H01L21/31055 ,  H01L2924/1443

Abstract: 비휘발성메모리소자의제조에서, 기판에포함되는제1 방향으로연장되는액티브패턴상에예비터널절연막패턴, 예비전하저장패턴을형성한다. 상기예비전하저장패턴, 터널절연막패턴및 액티브패턴사이의트렌치표면에라이너막을형성한다. 상기라이너막상에상기라이너막과다른물질을포함하는예비소자분리막패턴을형성한다. 상기예비전하저장패턴및 상기예비소자분리막패턴상에유전막및 콘트롤게이트전극막을형성한다. 상기콘트롤게이트전극막, 상기유전막, 상기예비전하저장패턴및 상기예비터널절연막패턴을패터닝하여, 터널절연막패턴, 전하저장패턴, 유전막패턴및 콘트롤게이트전극이적층되는게이트구조물들을형성한다. 상기예비소자분리막패턴의일부를등방성건식식각을통해제거하여, 소자분리막패턴및 상기소자분리막패턴상에제1 에어갭을형성한다. 상기제1 에어갭을유지하면서, 상기게이트구조물들사이에층간절연막을형성한다. 상기비휘발성메모리소자는기생커패시턴스가낮고막의손상이감소되어우수한전기적특성을가질수 있다.

Abstract translation: 在非易失性存储器件的制造中，在包括在衬底中的第一方向延伸的有源图案上形成预备隧道绝缘膜图案和预备电荷存储图案。 在初步电荷存储图案，隧道绝缘膜图案和活性图案之间的沟槽表面上形成衬垫膜。 在衬垫膜上形成包括不同于衬垫膜的材料的初步器件隔离膜图案。 在初步电荷存储图案和预备元件隔离膜图案上形成电介质膜和控制栅极电极膜。 对控制栅极电极膜，电介质膜，预备电荷存储图案和预备隧道绝缘膜图案进行图案化以形成栅极结构，其中隧道绝缘膜图案，电荷存储图案，电介质膜图案和控制 栅电极层叠。 通过各向同性干蚀刻蚀刻去除初步器件隔离膜图案的一部分，以在器件隔离膜图案和器件隔离膜图案上形成第一气隙。 在保持第一气隙的同时，在栅极结构之间形成层间绝缘膜。 非易失性存储器件可以获得优异的电特性，因为寄生电容低，并且膜的损伤降低。

公开(公告)号：KR101583516B1

公开(公告)日：2016-01-11

申请号：KR1020100017134

申请日：2010-02-25

Applicant: 삼성전자주식회사

Inventor： 최석헌 ,  김경현 ,  문창섭 ,  김성준 ,  이진이

IPC: H01L21/8242 ,  H01L27/108

CPC classification number: H01L27/10852 ,  H01G4/33 ,  H01L27/10894 ,  H01L28/91

Abstract: 구조적안정성및 전기적특성이개선된전극구조체를갖는캐패시터와이러한전극구조체가적용된반도체장치가개시된다. 전극구조체는절연층을가지는기판, 절연층매립되며금속을포함하는제1 도전패턴, 제1 도전패턴으로부터연장되며금속산화물을포함하는제2 도전패턴, 그리고제2 도전패턴상에배치되는제3 도전패턴을포함할수 있다. 사진식각공정을이용하지않고간단한공정으로요구되는수준의전기적인특성과집적도를확보할수 있는캐패시터와반도체장치를구현할수 있다

公开(公告)号：KR1020150141026A

公开(公告)日：2015-12-17

申请号：KR1020140069482

申请日：2014-06-09

Applicant: 삼성전자주식회사

Inventor： 김영옥 ,  윤병문 ,  김경현 ,  고용선

IPC: H01L21/027 ,  H01L21/302 ,  H01L21/263

CPC classification number: G03F7/423 ,  H01L21/0273

Abstract: 포토레지스트제거시스템은용액저장부, 용액활성화유닛및 포토레지스트제거유닛을포함한다. 용액저장부에는예비포토레지스트제거용액이저장된다. 용액활성화유닛에서는용액저장부로부터공급된예비포토레지스트제거용액이활성포토레지스트제거용액으로변환된다. 포토레지스트제거유닛에서는용액활성화유닛으로부터활성포토레지스트제거용액이공급되며, 포토레지스트패턴이형성된기판이로딩된다.

Abstract translation: 光致抗蚀剂去除系统包括：溶液存储部分，溶液激活单元和光致抗蚀剂去除单元。 将初步的光致抗蚀剂去除溶液储存在溶液储存部分中。 在溶液激活单元中，从溶液储存部分提供的初步光致抗蚀剂去除溶液转化为活化的光致抗蚀剂去除溶液。 在光致抗蚀剂去除单元中，从溶液激活单元提供活化的光致抗蚀剂去除溶液，并且加载其上形成有光致抗蚀剂图案的基板。

公开(公告)号：KR1020140024609A

公开(公告)日：2014-03-03

申请号：KR1020120090784

申请日：2012-08-20

Applicant: 삼성전자주식회사

Inventor： 임종흔 ,  김효정 ,  임지운 ,  김경현

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L23/48 ,  H01L27/11575 ,  H01L27/11582 ,  H01L2924/0002 ,  H01L27/0688 ,  H01L2924/00

Abstract: A 3D nonvolatile memory device and a fabricating method thereof are provided. The 3D nonvolatile memory device includes a substrate where a cell array region and a connection region are defined, an electrode structure which is formed on the cell array region and the connection region and includes stacked electrodes, a second recess formed on the electrode structure on the connection region, a first recess which is formed on the electrode structure of the connection region and is arrange between the cell array region and the second recess, and vertical lines which are formed on the upper surface of the electrode exposed by the first recess.

Abstract translation: 提供了一种3D非易失性存储器件及其制造方法。 3D非易失性存储器件包括其中限定了单元阵列区域和连接区域的基板，形成在单元阵列区域和连接区域上并且包括堆叠电极的电极结构，形成在电极结构上的第二凹部 连接区域，形成在连接区域的电极结构上并且布置在电池阵列区域和第二凹部之间的第一凹部以及形成在由第一凹部暴露的电极的上表面上的垂直线。