公开(公告)号：KR1020000003879A

公开(公告)日：2000-01-25

申请号：KR1019980025179

申请日：1998-06-29

Applicant: 삼성전자주식회사

Inventor： 황성돈 ,  박종민

IPC: H01L27/10

Abstract: PURPOSE: A method for adjusting a threshold voltage of a flash memory apparatus is provided, which can adjust a threshold voltage of a reference cell which is provided to a flash memory apparatus. CONSTITUTION: A method for adjusting a threshold voltage of a flash memory apparatus comprises the steps of: (S102)(S104) providing a first and a second control voltages to a first and a second pads to program a threshold voltage of a reference cell to a certain target voltage; (S106) judging as whether the threshold voltage of the reference cell is identical to the target voltage; (S108)(S112) outputting a path signal when the threshold voltage of the reference cell is identical to the target voltage and setting the second control signal as the ground voltage level for preventing a reprogram operation of the reference cell. Therefore, an adjusting time of the threshold voltage of the reference cell can to be shortened because of a panel-test in a wafer process.

Abstract translation: 目的：提供一种用于调整闪存装置的阈值电压的方法，其可以调节提供给闪存装置的参考单元的阈值电压。 构成：用于调整闪存装置的阈值电压的方法包括以下步骤：（S102）（S104）向第一和第二焊盘提供第一和第二控制电压，以将参考单元的阈值电压编程到 一定的目标电压; （S106）判定参考单元的阈值电压是否与目标电压相同; （S108）（S112），当参考单元的阈值电压与目标电压相同时输出路径信号，并将第二控制信号设置为接地电压电平，以防止参考单元的重新编程操作。 因此，由于在晶片工艺中进行面板测试，所以能够缩短参考单元的阈值电压的调整时间。

公开(公告)号：KR1020000001716A

公开(公告)日：2000-01-15

申请号：KR1019980022099

申请日：1998-06-12

Applicant: 삼성전자주식회사

Inventor： 최수환 ,  박종민

IPC: H03K17/00

CPC classification number: H03K17/284 ,  H03K17/223 ,  H03K2217/0036

Abstract: PURPOSE: A power-on reset circuit is provided to simplify a circuit configuration. CONSTITUTION: A power-on reset circuit includes a reference voltage generation circuit for generating a reference voltage, a power Supply voltage detection circuit for detecting an external input power Supply voltage level, and generating a detection circuit; and a reset circuit for comparing the detection circuit with a reference voltage level, and generating a reset signal.

Abstract translation: 目的：提供上电复位电路以简化电路配置。 构成：上电复位电路包括用于产生参考电压的参考电压产生电路，用于检测外部输入电源电源电平的电源电压检测电路，以及产生检测电路; 以及复位电路，用于将检测电路与参考电压电平进行比较，并产生复位信号。

公开(公告)号：KR100222575B1

公开(公告)日：1999-10-01

申请号：KR1019960078028

申请日：1996-12-30

Applicant: 삼성전자주식회사

Inventor： 박종민

IPC: G11C11/413

Abstract: 본 발명은 불휘발성 반도체 메모리 장치에 관한 것으로서, 더 구체적으로는 데이터 판독시 메모리 셀의 기준이 되는 더미 셀의 문턱전압을 재조정할 수 있는 불휘발성 반도체 메모리 장치의 더미 셀 구동회로에 관한 것으로서, 본 발명은 프로그램 또는 소거 상태에 따라 소정의 셀 전류가 흐르거나 차단되는 메모리 셀과, 소정의 기준전류를 흘려주기 위해 불휘발성 셀 트랜지스터로 구비된 더미 셀과, 상기 셀 어레이에 전기적으로 연결된 데이터 라인과 상기 불휘발성 셀 트랜지스터의 드레인 단자에 전기적으로 연결된 더미 데이터 라인으로 각각 상기 셀 전류 및 상기 기준전류를 공급하는 감지증폭회로를 구비한 불휘발성 반도체 메모리 장치의 더미 셀 구동회로에 있어서, 외부로부터 인가되는 제 1 신호에 응답하여, 상기 더미 셀의 불휘발성 셀 트 랜지스터의 제어게이트 단자로 소정레벨의 제 1 전압을 공급하는 제 1 전압공급부와; 외부로부터 인가되는 제 2 신호및 제 3 신호를 입력받아, 상기 제 2 신호에 응답하여 상기 불휘발성 셀 트랜지스터의 드레인 단자에 전기적으로 연결된 상기 더미 데이터 라인으로 소정레벨의 제 2 전압을 공급하고 상기 제 3 신호에 응답하여 상기 더미 데이터 라인을 접지전압으로 디스챠지시키는 제 2 전압공급부로 이루어졌다.

公开(公告)号：KR1019990059251A

公开(公告)日：1999-07-26

申请号：KR1019970079449

申请日：1997-12-30

Applicant: 삼성전자주식회사

Inventor： 박종민

IPC: G11C16/02

Abstract: 본 발명은 반도체 메모리 장치의 검증 방법에 관한 것으로서, 더 구체적으로는 프로그램 검증 및 소거 검증 방법에 관한 것으로서, 적어도 하나 이상의 메모리 블록을 구비하여 데이터를 저장하는 메모리 셀 어레이, 외부로부터 데이터를 인가받아 상기 메모리 셀 어레이로 전달하는 I/O 버퍼, 상기 메모리 셀 어레이의 데이터를 감지 및 증폭하는 감지 증폭부, 상기 I/O 버퍼로부터의 데이터를 상기 메모리 셀 어레이 내이 입력 데이터로 기입하는 기입 증폭부, 프로그램 또는 소거 동작후 검증되는 데이터들을 전달을 제어하기 위한 신호들을 출력하는 컨트롤 로직, 그리고 프로그램 내지 소거 동작 후 선택된 메모리 셀들의 상태를 검증하는 검증부를 포함하는 전기적으로 소거 검증 및 프로그램 검증이 가능한 반도체 메모리 장치의 검증 방법에 있어서, � ��기 I/O 버퍼를 통해 데이터를 전달받아 메모리 셀 어레이내로 데이터를 기입하는 프로그램 단계와; 상기 프로그램된 데이터들을 I/O버퍼로 전달하여 이들의 패스/에러 여부를 판독하는 단계를 포함하되, 상기 프로그램 판독 단계는 상기 감지 증폭부를 통해 셀의 데이터를 읽어 내는 단계 및, 상기 독출된 데이터와 셀에 프로그램되는 데이터를 비교하는 단계를 포함하며, 상기 판독된 데이터들을 상기 검증부로 전달하여 선택된 모든 셀들이 제대로 프로그램 되었는지 검증하는 단계와; 메모리 셀 어레이내에 프로그램된 데이터를 소거하는 단계와; 또, 상기 소거된 셀에 대응하는 데이터를 판독하는 단계를 포함하되, 상기 소거 판독 단계는 상기 감지 증폭부를 통해 소거된 셀의 데이터를 읽는 단계 및, 상기 제어부로부터 인가되는 소거 검증 제어 신호에 응답하여 상기 소거된 셀의 데이터와 이상적인 소거 셀의 데이터를 비교하는 단계를 포함하며, 상기 소거 동작시 비교되어 출력되는 데이터를 검증부로 전달하여 데이터 패스/페일여부를 검증하는 단계를 포함한다. 이와 같은 방법에 의해서 하나의 회로로서 프로그램/소거 검증을 수행할 수 있다.

公开(公告)号：KR1019990057218A

公开(公告)日：1999-07-15

申请号：KR1019970077266

申请日：1997-12-29

Applicant: 삼성전자주식회사

Inventor： 손종창 ,  박종민

IPC: G11C29/00

Abstract: 본 발명에 따른 반도체 메모리 장치는 리던던시 선택 회로를 제공하며, 상기 리던던시 선택 회로는 매트들 중 하나를 선택하기 위한 매트 선택 신호들과 상기 각 섹터의 열들 중 하나를 선택하기 위한 어드레스 신호들에 응답해서 선택된 섹터의 불량 열을 상기 선택된 섹터에 대응하는 리던던트 어레이 블록의 열로 대체되도록 한다. 이와 같이, 리던던시 선택 회로가 각 섹터 마다 제공되지 않고 각 매트 마다 제공되기 때문에, 각 섹터 마다 제공되는 것에 비해서 적은 면적으로 상기 리던던시 선택 회로를 구현할 수 있다. 결과적으로, 반도체 메모리 장치 특히, 노어형 플래시 메모리 장치의 고집적에 유리하다.

公开(公告)号：KR100200694B1

公开(公告)日：1999-06-15

申请号：KR1019950054721

申请日：1995-12-22

Applicant: 삼성전자주식회사

Inventor： 박종민 ,  임영호

IPC: G11C29/00

Abstract: 불휘발성 반도체 메모리장치의 결함구제 방법 및 리던던시 회로가 포함되어 있다. 본 발명은 메모리셀 어레이에 결함이 있는 메모리셀이 존재할 경우, 상기 결함이 있는 메모리셀을 구제하기 위해서, 2개 이상의 메인셀 세그먼트로 구성되며 최소 소거동작 단위인 메인셀 블락보다 작은 상기 메인셀 세그먼트 단위로 대체하도록 하게됨으로써, 상기 메인셀 세그먼트와 동일한 크기의 리던던트셀 세그먼트만이 필요하므로 리던던트셀이 차지하는 면적을 최소화할 수 있는 장점이 있다.

公开(公告)号：KR1019990031073A

公开(公告)日：1999-05-06

申请号：KR1019970051632

申请日：1997-10-08

Applicant: 삼성전자주식회사

Inventor： 박종민 ,  정휘택

IPC: G11C5/14

Abstract: 본 발명은 반도체 메모리 장치에 관한 것으로서, 더 구체적으로는 레벨 쉬프트 회로를 갖는 레벨 쉬프트 회로에 관한 것으로서, 워드 라인을 선택하기 위한 로우 디코더와 비트 라인을 선택하기 위한 칼럼 디코더를 포함하는 반도체 메모리 장치에 있어서, 상기 로우 디코더 또는 칼럼 디코더는 외부로부터 인가된 제 1 전압과 제 2 전압을 비교하기 위한 비교 회로와; 상기 제 1 전압과 제 2 전압을 인가받고, 상기 전압들을 비교하여 발생되는 비교 신호를 받아들여 워드 라인 내지 비트 라인으로의 상기 제 2 전압 전달을 제어하기 위한 제어 신호를 발생하는 제어 신호 발생 회로와; 상기 제어 신호에 응답하여 선택된 워드 라인 내지 비트 라인으로 상기 제 2 전압을 전달하기 위한 전달 회로를 포함하며; 상기 제어 신호발생 회로는 상기 제 2 전압을 인가받고, 상기 비교 신호에 응답하여 온오프되고 전원 전압보다 낮은 제 2 전압레벨의 제어 신호를 발생하는 제 1 스위치 회로와; 상기 제 1 전압을 인가받고, 상기 비교신호에 응답하여 온오프되고 전원전압레벨의 제어 신호를 발생하는 제 2 스위치 회로를 포함하는 것을 특징으로 한다. 이와 같은 회로에 의해서, 선택된 모든 워드 라인과 비트 라인에 외부로부터 인가된 전압을 전달할 수 있다.

公开(公告)号：KR100164354B1

公开(公告)日：1999-02-18

申请号：KR1019940033725

申请日：1994-12-12

Applicant: 삼성전자주식회사

Inventor： 박종민 ,  최영준

IPC: G11C16/06

CPC classification number: G11C16/26

Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
전기적으로 소거 및 프로그램이 가능한 불휘발성 메모리 장치의 메모리 셀에 저장되어 있는 데이타를 독출할시 발생하는 교란을 방지하기 위한 회로에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
데이타 독출이 종료된 이후에도 센스라인에 유지되는 전압의 영향에 의해 셀의 저장상태가 교란되는 문제점을 해결하기 위한 것이다.
3. 발명의 해결방법의 요지
해당 어드레스의 데이타 판독이 종료되면 센스라인으로 인가되는 기준전압의 발생을 차단시키고 해당 센스라인에 유지되는 전압을 방전시켜 센스라인의 전위를 접지전위로 만들어 준다.
4. 발명의 중요한 용도
데이타 독출시의 교란을 방지할 수 있다.

公开(公告)号：KR2019970059861U

公开(公告)日：1997-11-10

申请号：KR2019960006986

申请日：1996-04-02

Applicant: 삼성전자주식회사

Inventor： 박종민

IPC: H01L21/68

Abstract: 본고안은반도체소자의제조공정에사용되는장비중웨이퍼의이송장비에관한것으로, 특히웨이퍼가수납된웨이퍼카세트를안전하게이동또는보관하기위하여사용되는캐리어박스에관한것이다. 종래의캐리어박스는이동중받침편과카세트발이맞닿는양부위에마찰이발생하여마모에의한파티클이발생되어카세트에삽입된웨이퍼를오염시키는문제점이있었다. 본고안은상술한문제점을해결하기위해제안된것으로서, 캐리어박스에카세트가안착되는수납부바닥의접촉면에완충수단을형성하여카세트와의충격을완화시키므로서마모에의한파티클의발생을방지하고또한공정진행시공정불량의요인이감소시켜수율을향상시킬수 있도록하였다.

Abstract translation: 本文涉及的载体内使用的框涉及在半导体器件的制造过程中使用的设备的一个晶片的传送装置，特别是确保在晶片的晶片盒被容纳于移动或存储。 常规载体盒是由于磨损在移动支撑件所引起的摩擦颗粒和脚抵接发生在盒可接受存在着污染晶片到盒中的问题。 纸内部防止根据为已经为了解决上述问题已经提出了颗粒的产生，通过形成缓冲装置的磨损到该盒中的运载盒就位站在因为缓解磁带盒之间的冲击，并且还继续进行步骤外壳底部的接触面 这样可以提高收益率。

公开(公告)号：KR1019970067698A

公开(公告)日：1997-10-13

申请号：KR1019960007374

申请日：1996-03-19

Applicant: 삼성전자주식회사

Inventor： 임백균 ,  박종민

IPC: H01L21/31

Abstract: 진공 어닐링단계를 구비하여 질소의 피팅 현상을 제거한 필드절연막의 형성방법에 대해 기재되어 있다. 본 발명에 따른 필드절연막의 형성방법은, 기판을 점진적으로 가열하는 가열단계와, 상기 가열단계후, 기판을 진공상태의 고온에서 어닐링하는 진공 어닐링단계와, 상기 진공 어닐링단계후, 상기 기판에 필드절연각을 성장시키는 산화단계와, 상기 필드절연막이 형성된 기판을 점진적으로 냉각시키는 냉각단계를 구비하여 이루어지는 것을 특징으로 한다.