Abstract:
The apparatus corrects the error on the channel employing the majority law according to the ID information presence or not. The apparatus comprises: a first logic or gate(6) processing change control signal(CHGI); a second logic AND gate(7) taking logic summation with the key changing signal; a third multiplexor(1-2) taking the key input; a fourth shift register(5) outputting the scrambled ID information.
Abstract:
본 발명은 통제 구역 (또는 보호구역)에 대한 출입을 통제하는데 사용되는 자동출입문 시스템에 관한 것으로, 특히 허가자만의 선별출입을 위한 자동 출입문시스템에 관한 것으로, 출입문 시스템을 통제하기 위한 컴퓨터(101) 상기 컴퓨터(101)에 연결되어 출입하고자 하는 사람의 출입자격을 판별하기 위한 식별부호수신수단(102), 상기 컴퓨터(101)에 연결되어 통과대상의 무게를 측정하기 위한 무게 수신수단(103), 상기 컴퓨터(101)에 연결되어 상기 컴퓨터(101)로부터 출입허가 또는 출입불가 신호를 수신하여 출입대상의 출입을 물리적으로 통제하기 위한 자동여닫이문 제어수단(104)를 구비하여, 통제구역(보호구역)에 대한 출입을 통제하기에 적합한 출입문의 구조로써, 출입이 허가되지 않은 자는 물론, 허가된 자라고 하더라도 고의적으로, 또는 불가항력 적으로 출입이 허가되지 않은 자를 보호구역으로 인도할 수 없도록 하는 출입문 시스템을 제공함으로써 보호구역의 보다 높은 안전성과 보안성을 유지할 수 있다. 그리고, 모든 출입자의 출입사건현황과 구역내 잔류인원을 컴퓨터에 의해 자동적으로 파악할 수 있도록 함으로써 사후 추적과 근태관리, 자동전원관리를 가능하게 하는 효과를 가지고 있다.
Abstract:
The generator synchronizes output clock pulses to the phase of random low speed digital input signal and generates synchronized clock signal by a simple digital method. Conventional digital phase locked loop has problems in the limitation of locked range and the removal of ripple. For improving those problems, this clock generator has a local generating device (3) which generates a clock pulse with a binary waveform, a phase detection and counting control pulse generating device (1) which detects the change of phase from random low speed digital input data and generates a counting control pulse, and a counting device (2) which generates a clock pulse by counting the clock of local generating device (3).
Abstract:
본 발명은 랜덤수열 생성을 위한 디지틀 펄스 발생기에 관한 것으로서, 입력 클럭을 입력받아 2 N 계수수단(1)과, 입력되는 이진 데이타(A0,A1,A2,A3,A4,A5)를 입력으로 받고, 상기 2 N 계수수단(1)에 연결되어 계수출력을 또다른 입력으로 받아 비교하여 동일한 경우에 펄스를 출력하는 비교수단(2)과, 상기 비교수다(2)에 연결되어 상기 비교수다(2)의 출력을 입력으로 받아 상기 2 N 계수수단(1)으로 초기화 신호를 출력하여 상기 2 N 입력 계수수단(1)을 초기화 시키는 계수기 리셋제어 수단(3), 및 상기 비교수단(3)에 연결되어 입력 데이타와 2 N 계수값의 비교출력에 따른 클럭펄스를 출력하는 펄스생성 수단(4)을 구비한 것을 특징으로 하는 디지틀 펄스 발생기.