이동통신시스템의 기지국에서 스케줄링 오류 탐지 및프로토콜 데이터 유닛의 인코딩 방법
    71.
    发明授权
    이동통신시스템의 기지국에서 스케줄링 오류 탐지 및프로토콜 데이터 유닛의 인코딩 방법 有权
    移动通信系统节点B中的调度错误检测和PDU编码方法

    公开(公告)号:KR100864012B1

    公开(公告)日:2008-10-16

    申请号:KR1020070039727

    申请日:2007-04-24

    Abstract: 이동통신 시스템 기지국에서 스케쥴링 오류 탐지 및 프로토콜 데이터 유닛 인코딩 기술에 관한 것으로, 무선망 제어기와 기지국사이에 호를 설정하고 시스템 정보 업데이트를 수행하며, 기지국에서 모든 단일 주파수망에 대하여 방송채널 프로토콜 데이터 유닛(BCH PDU) 및 제어 정보를 초기화하고, 단일 주파수망에 대하여 시스템 정보 조합 시 세그먼트 타입에 따라 시스템 정보 업데이트의 스케쥴링 정보 오류 발생을 감지하며, 오류가 발생하지 않는 경우 시스템 정보 방송채널 프로토콜 데이터 유닛을를 인코딩하는 것을 특징으로 한다. 본 발명에 의하면, 기지국에서 시스템 정보 조합 시 시스템 정보 업데이트의 스케줄링 정보 오류에 의한 BCCH 스케줄링 오류를 즉각적으로 감지하고 이를 감지하는 경우에는 모든 단일 무선망에 대한 시스템 정보 업데이트를 취소함으로써, 단말에 오류가 발생한 BCH PDU가 전송되는 것을 방지하며, 단말의 서비스 불능 상태를 방지할 수 있다.
    BCH(Broadcast Channel), ASN.1 Encoding, System Information

    이동통신시스템의 기지국에서 스케줄링 오류 탐지 및프로토콜 데이터 유닛의 인코딩 방법
    72.
    发明公开
    이동통신시스템의 기지국에서 스케줄링 오류 탐지 및프로토콜 데이터 유닛의 인코딩 방법 有权
    移动通信系统节点B中的调度错误检测和PDU编码方法

    公开(公告)号:KR1020080052164A

    公开(公告)日:2008-06-11

    申请号:KR1020070039727

    申请日:2007-04-24

    CPC classification number: H04W72/1226

    Abstract: A method for detecting a scheduling error and encoding a protocol data unit at a node B of a UMTS(Universal Mobile Telecommunications System) is provided to prevent a BCH PDU(Broadcast Channel Protocol Data Unit) with an error from being transmitted to a user terminal and thus to prevent the user terminal from being out of service. A method for detecting a scheduling error and encoding a protocol data unit comprises the following steps. If a Node B receives a system information update request message from an RNC(Radio Network Controller)(202), it renews system information for every SFN(Single Frequency Network)(204). Current segment information on the segments of IB(Information Block) occurrence indexes of all IB types is loaded(206), and the SFN is set to be IB_SEG_POS(208). Subsequently, for the BCH PDU corresponding to the set SFN, a scheduling information error in a system information update is checked on the basis of each segment type(210). If it is determined that there is a scheduling error on the system information update(212), the Node B cancels the system information update for every SFN(214), and sends a BCCH scheduling error to the RNC(216). On the other hand, if it is determined that there is a scheduling error on the system information update, BCH scheduling without an error is performed on the current SFN using the scheduling information(218). The SFN value is increased by IB_SEG_REP(220), if the increased SFN value is less than 4096(222), the procedure proceeds to the step S210. If the BCH PDU encoding for every SFN is performed, and if the increased SFN value is 4096, it is checked whether a total bit size of the control information of the BCH PDU for every SFN is 246 bits(224). On the contrary, if the BCH PDU for every SFN is generated without an error in the step S224, the Node B sends the BCH PDU to the UE every 20ms through the PCCPCH(Primary Common Control Physical Channel)(226).

    Abstract translation: 提供了一种用于在UMTS(通用移动通信系统)的节点B处检测调度错误并对协议数据单元进行编码的方法,以防止具有错误的BCH PDU(广播信道协议数据单元)被发送到用户终端 从而防止用户终端停止服务。 用于检测调度错误并对协议数据单元进行编码的方法包括以下步骤。 如果节点B从RNC(无线电网络控制器)(202)接收到系统信息更新请求消息,则它更新每个SFN(单频网络)(204)的系统信息。 所有IB类型的IB(信息块)出现索引的段的当前段信息被加载(206),并且SFN被设置为IB_SEG_POS(208)。 随后,对于与设置的SFN对应的BCH PDU,基于每个段类型(210)检查系统信息更新中的调度信息错误。 如果确定在系统信息更新(212)上存在调度错误,则节点B对每个SFN(214)取消系统信息更新,并向RNC(216)发送BCCH调度错误。 另一方面,如果确定在系统信息更新中存在调度错误,则使用调度信息(218)对当前SFN执行没有错误的BCH调度。 SFN值增加IB_SEG_REP(220),如果增加的SFN值小于4096(222),则过程进行到步骤S210。 如果执行每个SFN的BCH PDU编码,并且如果增加的SFN值是4096,则检查每个SFN的BCH PDU的控制信息的总比特大小是否为246比特(224)。 相反,如果在步骤S224中生成每个SFN的BCH PDU而没有错误,则节点B通过PCCPCH(主公共控制物理信道)(226)将每隔20ms的BCH PDU发送给UE。

    이동통신 시스템
    73.
    发明公开
    이동통신 시스템 有权
    移动通信网络结构

    公开(公告)号:KR1020080052155A

    公开(公告)日:2008-06-11

    申请号:KR1020070035061

    申请日:2007-04-10

    CPC classification number: H04W92/12 H04L29/10 H04L61/2007 H04W92/14

    Abstract: A mobile communication network structure is provided to perform interfacing between a BS(Base Station) and a BSC(Base Station Controller) using the Internet, thereby minimizing installation cost in establishing more BSs for high-speed data transmission. A mobile communication network structure comprises a mobile terminal(200), a BS(202), an adaptor(204), the Internet(206), a BSC interface(208), and a BSC(210). The BS performs data transceiving with plural mobile terminals within a unit cell are. The BSC is connected to plural BSs to control the operation of the each BS. The adaptor is connected to the BS to convert information transmitted through a Iub interface from the BS into Ethernet packets and transmit converted Ethernet packets through the Internet, convert the Ethernet packets received through the Internet suitable for the Iub interface and provide the converted Ethernet packets to the BS. The BSC interface converts is connected to the adaptor through the Internet to convert the received Ethernet packets suitably for the Iub interface and transmit the converted Ethernet packets to the BSC, convert information transmitted through the Iub interface from the BSC into Ethernet packets and provide the converted Ethernet packets to the BS.

    Abstract translation: 提供移动通信网络结构,以使用因特网来执行BS(基站)和BSC(基站控制器)之间的接口,从而最小化建立用于高速数据传输的更多BS的安装成本。 移动通信网络结构包括移动终端(200),BS(202),适配器(204),因特网(206),BSC接口(208)和BSC(210)。 BS在单元内的多个移动终端执行数据收发。 BSC连接到多个BS以控制每个BS的操作。 适配器连接到BS,将通过Iub接口传输的信息从BS转换为以太网数据包,并通过互联网传输转换的以太网数据包,转换通过Internet接收的适用于Iub接口的以太网数据包,并将转换的以太网数据包提供给 BS。 BSC接口转换器通过Internet连接到适配器,适用于Iub接口转换接收到的以太网数据包,并将转换的以太网数据包传送到BSC,将通过Iub接口传输的信息从BSC转换为以太网数据包,并提供转换 以太网数据包到BS。

    고속 푸리에 변환 시스템의 메모리 주소 생성 방법 및 그를이용한 트위들 팩터 생성 장치
    74.
    发明公开
    고속 푸리에 변환 시스템의 메모리 주소 생성 방법 및 그를이용한 트위들 팩터 생성 장치 失效
    用于RADIX-2-SQUARE SDF FFT的存储器地址计数器和存储器控制单元

    公开(公告)号:KR1020070061166A

    公开(公告)日:2007-06-13

    申请号:KR1020060054262

    申请日:2006-06-16

    CPC classification number: G06F17/142 G06F9/345 H04L27/265

    Abstract: A method for generating a memory address in an FFT system and a twiddle factor generator using the same are provided to minimize an area of an IC chip and reduce power consumption in an R2^2SDF(Radix-2-square Single-path Delay Feedback) type FFT processor by reducing a memory size for storing twiddle factors. A memory address calculator(200) generates a temporary address value for the second twiddle factor based on the previously generated first twiddle factor, generates a memory address based on the temporary memory address, and outputs a control signal based on the temporary memory address for the second twiddle factor. A twiddle factor storing part(100) stores the second twiddle factor value by corresponding to the memory address of the twiddle factor output from the memory address calculator, and outputs an actual and imaginary number part of the second twiddle factor value to a controller(300). The controller outputs the second twiddle factor value output from the twiddle factor storing part to the system based on a control signal output from the memory address calculator.

    Abstract translation: 提供了一种用于在FFT系统中产生存储器地址的方法和使用其的旋转因子产生器,以使IC芯片的面积最小化并降低R2 ^ 2SDF(基2平方单路延迟反馈)中的功耗, 通过减少用于存储旋转因子的存储器大小来形成FFT处理器。 存储器地址计算器(200)基于先前产生的第一旋转因子生成第二旋转因子的临时地址值,基于临时存储器地址生成存储器地址,并且基于临时存储器地址输出控制信号 第二旋转因子 旋转因子存储部分(100)通过对应于从存储器地址计算器输出的旋转因子的存储器地址存储第二旋转因子值,并将第二旋转因子值的实数和虚数部分输出到控制器(300) )。 控制器基于从存储器地址计算器输出的控制信号将从旋转因子存储部分输出的第二旋转因子值输出到系统。

    에스디알(SDR) 기반의 모뎀 플랫폼 장치 및 운용 방법
    75.
    发明授权
    에스디알(SDR) 기반의 모뎀 플랫폼 장치 및 운용 방법 有权
    基于SDR的调制解调器平台的装置和方法

    公开(公告)号:KR100678493B1

    公开(公告)日:2007-02-02

    申请号:KR1020040097827

    申请日:2004-11-26

    Abstract: 본 발명은 에스디알(SDR) 기반의 모뎀 플랫폼 장치 및 운용 방법에 관한 것이다. 본 발명에 따른 SDR 기반의 모뎀 플랫폼 장치는, 무선 데이터를 송수신하는 RF 아날로그 모듈; RF 아날로그 모듈로부터 수신한 아날로그 신호를 디지털 형태의 데이터로 변환하는 ADC 모듈; ADC 모듈로부터 수신된 데이터를 데이터 모뎀 신호 처리하거나 상위 계층에서 수신된 데이터를 데이터 모뎀 신호 처리하기 위해서 데이터 전송 경로를 결정하는 단일의 FPGA 모듈; FPGA 모듈의 데이터 전송 경로에 따라 수신된 데이터를 데이터 모뎀 신호 처리하는 DSP 모듈; FPGA 모듈과 DSP 모듈을 제어하거나 DSP 모듈 및 FPGA 모듈과 데이터를 송수신하는 호스트 CPU 모듈; FPGA 모듈과 상위 계층과의 데이터 송수신을 처리하는 외부 인터페이스 모듈; 및 수신된 데이터를 아날로그 신호로 변환하여 RF 아날로그 모듈로 송신하는 DAC 모듈을 포함한다. 본 발명에 따르면, 디지털 통신 시스템의 구현에 있어서, 본 발명에서 제시한 방법으로 플랫폼을 구성할 경우, 하나의 공통된 하드웨어 플랫폼만으로 다양한 변복조 규격을 빠른 시간에 쉽게 구성할 수 있으므로, 개발 기간을 단축시키고, 최적의 성능 시험을 수행할 수 있도록 한 것이다.
    SDR, 모뎀 플랫폼, FPGA, DSP, ADC, DAC

    WCDMA 시스템에서의 S-SCH 동기화 방법 및 그 방법을 구현하는 프로그램이 저장된 기록매체
    76.
    发明授权
    WCDMA 시스템에서의 S-SCH 동기화 방법 및 그 방법을 구현하는 프로그램이 저장된 기록매체 失效
    用于同步二级同步通道的方法在多个代码段多个访问和记录媒体存储程序实现其中

    公开(公告)号:KR100612152B1

    公开(公告)日:2006-08-11

    申请号:KR1020030096308

    申请日:2003-12-24

    Inventor: 조권도 조희래

    Abstract: 본 발명은 WCDMA 시스템에서의 S-SCH 동기화 방법 및 그 장치에 관한 것으로, 이 방법에서는 S-SCH 슬롯이 존재하는 시점의 수신신호를 입력받은 후, 특정 구간동안의 각 수신신호와, S-SCH 신호 패턴이 미리 저장되어 있는 특정 신호 패턴 테이블의 배열값 중 각 수신신호의 특정 구간내에서의 위치에 대응되는 특정 신호 패턴 테이블의 배열값을 각각 곱하여 누적한 다음, 특정 구간동안 누적된 값을 동기화 결과값으로 출력한다. 그 후, S-SCH 슬롯이 존재하지 않는 시점이 될 때까지 상기 과정을 계속 반복 수행한다. 본 발명에 따르면, 소프트웨어적으로 재구성 가능한 SDR 개념의 S-SCH 동기화 장치를 구현할 수 있으며, 또한, 상대적으로 저가/저속의 DSP 칩을 이용하여 실시간 처리를 가능하게 할 수 있는 경제적인 효과를 얻을 수 있다.
    WCDMA, 동기화, S-SCH, 동기 채널, DSP, SDR

    디지털 신호 처리 프로세서의 클락 제어 장치 및 그 방법
    77.
    发明公开
    디지털 신호 처리 프로세서의 클락 제어 장치 및 그 방법 失效
    数字信号处理器中的时钟控制装置及其方法

    公开(公告)号:KR1020060067310A

    公开(公告)日:2006-06-20

    申请号:KR1020040105571

    申请日:2004-12-14

    CPC classification number: H04L7/033

    Abstract: 본 발명은 디지털 신호 처리 프로세서의 클락 제어 장치 및 그 방법에 관한 것이다.
    디지털 신호 처리 프로세서의 소비 전력 감소를 위하여, 디지털 신호 처리 프로세서의 소프트웨어가 실시간으로 동작하는 데에 요구되는 만큼의 클락으로 동작하도록, 각 응용 소프트웨어의 상태별로 요구되는 클락 주파수가 다르게 매핑되어 있는 주파수 매핑 테이블을 구성한다. 이것은 FSM (finite state machine) 기반의 응용 소프트웨어의 경우 각 상태마다 요구되어지는 디지털 신호 처리 프로세서의 계산량이 서로 다른 것을 토대로 한 것이다. 그리고 각 응용 소프트웨어의 상태 천이를 감시하여 천이 예정이 감시되면, 천이될 상태에 맞는 클락 주파수에 따라 클락 발생부를 구동시킨다.
    이러한 본 발명에 따르면 디지털 신호 처리 프로세서에서 각 응용 소프트웨어가 상태별로 실시간 처리가 가능한 정도의 최소한의 기준 클락으로 동작함으로써, 전력소모를 현저하게 감소시킬 수 있다.
    SDR, DSP, 저전력, 클락 제어

    비이진 터보 부호의 부호화 장치 및 그 방법
    78.
    发明公开
    비이진 터보 부호의 부호화 장치 및 그 방법 有权
    非二进制涡轮编码的编码装置和方法

    公开(公告)号:KR1020060066023A

    公开(公告)日:2006-06-15

    申请号:KR1020050031821

    申请日:2005-04-18

    CPC classification number: H04L1/0011 H03M13/2771 H03M13/2969 H04L1/0043

    Abstract: 본 발명은 모 부호율보다 낮은 부호율의 채널을 부호화함에 있어 여러 번 반복 없이 한번에 원하는 부호율로 부호화하는 방법 및 장치에 관한 것이다. 본 발명의 비이진 터보 부호의 부호화 장치 및 그 방법은 송수신단에서 미리 알고 있는 특정 비트를 원 정보 비트열에 삽입하여 한 쌍의 입력 시퀀스 형태로 부호기에 입력하여 패리티 비트열을 생성하거나, 정보 비트열의 반복에 의해 확장된 확장 정보비트를 생성하며, 특정 비트를 삽입하여 정보 비트열을 확장하는 경우에는 비트 제거기로 한 쌍의 입력 시퀀스 형태의 정보 비트열을 입력하여 삽입된 특정 비트를 제거한다. 출력으로 생성된 패리티 비트열과 원 정보 비트열은 다중화기로 입력되어 별도의 비트열 제거 없이 부호화되어 송신된다.
    본 발명에 따르면 다중화기로 입력된 데이터의 비트열에 대한 삭제 없이 부호화된 데이터를 출력하여, 낮은 부호율로 부호화하는 경우 정보 비트열에 대한 부호화 단계를 여러 차례 반복 없이 한번에 원하는 부호율로 부호화할 수 있는 효과가 있다.
    비이진 터보 부호, 입력 시퀀스, 비트 제거기, 모 부호율, 구성 부호기, 반복 부호, 길쌈 부호

    WCDMA 시스템에서의 기지국 송신 신호 발생 장치 및그 방법
    79.
    发明授权
    WCDMA 시스템에서의 기지국 송신 신호 발생 장치 및그 방법 失效
    用于在多个代码段多路访问系统中生成基站传输信号的装置及其方法

    公开(公告)号:KR100575435B1

    公开(公告)日:2006-05-03

    申请号:KR1020030097868

    申请日:2003-12-26

    Inventor: 조권도 신민정

    Abstract: 본 발명은 WCDMA 시스템에서의 기지국 송신 신호 발생 장치 및 그 방법에 관한 것이다. 이 장치에서 스크램블링 코드열 발생부는 기지국에 따라 다른 특정 패턴의 스크램블링 코드열을 발생한다 DSP 칩부는 스크램블링 코드열 발생부로 한 프레임의 스크램블링 코드열 발생을 요청하고, 발생된 스크램블링 코드열을 내부에 테이블 형태로 저장하며, 상기 테이블을 사용하여 외부 입력 신호에 대한 기저대역의 신호를 발생한다. 이렇게 발생된 기저대역의 신호는 IF/RF 처리부를 통해 특정 주파수 대역으로 상향되고 증폭되어 송신용 안테나를 통해 외부로 송출된다. 본 발명에 따르면, DSP 칩의 연산량이 매우 감소하므로 WCDMA 기지국 송신 신호 발생 장치를 DSP 칩을 이용하여 소프트웨어적으로 재구성 가능한 SDR 개념의 WCDMA 기지국 송신 신호 발생 장치로써 구현할 수 있다.
    SDR, 재구성, WCDMA, 기지국 송신 장치, 스크램블링 코드열

    코드분할다중접속통신시스템의 동기획득장치 및 방법
    80.
    发明授权
    코드분할다중접속통신시스템의 동기획득장치 및 방법 有权
    码分多址系统中的代码采集系统和方法

    公开(公告)号:KR100537906B1

    公开(公告)日:2005-12-20

    申请号:KR1019990027806

    申请日:1999-07-09

    Inventor: 조권도 손경열

    Abstract: 본 발명은 직접확산 코드분할다중접속 통신시스템에서 동기획득장치에 관한 것이다. 이러한 동기획득장치는, 수신된 확산코드열을 디지털신호로 변환하는 아날로그-디지털 변환기와; 상기 아날로그-디지털 변환기에서 출력되는 디지털 수신 확산코드를 입력받는 쉬프트 레지스터; 자체 확산코드를 출력하는 확산코드발생기; 상기 확산코드발생기에서 출력되는 자체 확산코드를 한 비트씩 쉬프트시키는 위상유지 레지스터; 상기 위상유지 레지스터에 저장된 자체 확산코드를 래치하는 유지레지스터; 상기 쉬프트 레지스터의 수신 확산코드와 유지레지스터의 자체 확산코드를 각각 곱하고 그 곱한 값을 더한 후 제곱을 취해 출력하는 비교/합/제곱기; 상기 비교/합/제곱기의 출력을 순차적으로 입력받아 누적하는 다수의 누적기들; 및 상기 다수의 누적기의 값 중에서 가장 큰 값이 임계값을 초과하는 지를 판단하여 코드획득성공 여부를 판단하는 최대값 판정기를 포함한다.

Patent Agency Ranking