가상 연결별 반응적 폭주 제어 장치
    71.
    发明公开
    가상 연결별 반응적 폭주 제어 장치 无效
    针对每个虚拟连接的反应性拥塞控制设备

    公开(公告)号:KR1019970056408A

    公开(公告)日:1997-07-31

    申请号:KR1019950055848

    申请日:1995-12-23

    Inventor: 이숭희 박영호

    Abstract: 본 발명은 자원관리 셀을 이요하는 가상연결별 반응적 폭주 제어의 구체적인 구현방안을 제시하기 위해 발명된 것으로 ATM 망 장치 내에 위치하여 망 장치 제어부로부터 전달되는 제어 파리미터 및 망 또는 상대 망 장치로부터 자원관리 셀을 이용하여 망 또는 상대 망 장치로의 셀 송출 속도를 조절하여 망 또는 상대측 망 장치에서의 폭주를 해소시키기 위한 가상연결별 반응적 폭주제어장치를 제공하는데 그 목적이 있으며, 상기 목적을 위해 본 발명은, 자원관리 셀 추출부(11), 허용 셀 속도 결정부(12), 셀 송출 속도 조절부(13), 자원관리 셀 생성부(14), 및 셀 다중화 출력부(15)를 구비하며, ATM 망에서 망 또는 상대측 망장치의 상태를 자원관리 셀로 전달받아 그에 따른 가상 연결별 셀 송출 속도 제어를 수행하여 ABR 서비스 등의 데이타 트래픽 전달에 필 한 효과적인 흐름제어 수단이 될 수 있다. 또한, 현재 ATM 포럼 표준안에서 제시되어 있는 자원관리 셀을 이용한 반응적 폭주제어의 규격에 따른 실제 구현을 가상연결별로 가능하게 하는 구체적인 방안으로서, ATM 망측의 자원을 관리 및 보호하기 위한 폭주 제어 기능을 수행하도록 ATM 망의 구성 수단인 ATM 호스트 및 ATM 스위치 등의 장치에 적용할 수 있는 효과가 있다.

    공통 비동기식 전달모드(ATM) 모듈
    73.
    发明授权
    공통 비동기식 전달모드(ATM) 모듈 失效
    通用ATM模块

    公开(公告)号:KR1019970002785B1

    公开(公告)日:1997-03-10

    申请号:KR1019930029595

    申请日:1993-12-24

    Abstract: A common asynchronous transfer mode module includes: a physical medium connector(11) for performing an photoelectric conversion function and a clock reconstruction function; STM-1 frame synchronizing part(12) and a frame processor(13) related to a synchronization and a framing of STM-1 frame; VC-4 mapping controller(124) for mapping a cell pay load to STM-frame; and a cell boundary identifier(14) related to a HEC control of a cell header. Accordingly, the common asynchronous transfer mode module can be used as a network terminator and a terminal adapter, and can provide various services such as a video, audio, voice.

    Abstract translation: 共同的异步传输模式模块包括:用于执行光电转换功能的物理介质连接器(11)和时钟重构功能; STM-1帧同步部分(12)和与STM-1帧的同步和成帧相关的帧处理器(13); VC-4映射控制器(124),用于将小区支付负载映射到STM帧; 以及与小区头部的HEC控制相关的小区边界标识符(14)。 因此,公共异步传输模式模块可以用作网络终端器和终端适配器,并且可以提供诸如视频,音频,语音等各种服务。

    비동기식 전송 모드(ATM)의 헤더 변환 시스템
    74.
    发明公开
    비동기식 전송 모드(ATM)의 헤더 변환 시스템 失效
    异步传输模式(ATM)头部翻译系统

    公开(公告)号:KR1019960027725A

    公开(公告)日:1996-07-22

    申请号:KR1019940035744

    申请日:1994-12-21

    Abstract: 본 발명은 수시로 주소 등록 및 해제가 이루어지는 ATM 서비스 환경하에서 CPU 접속을 데이타 흐름과 비동기적으로 해결하여 CPU의 제어가 시스템에 체계적으로 이루어지도록하고, CPU접속 포트(port)를 두 개의 데이타 송 수신 포트와 분리시킴으로써 실시간 헤더 변환을 수행하게 하여 서비스 지연을 최소화하고, 향후 UPC 및 GFC기능을 수용할 수 있는 비동기식전송 모드(ATM) 헤더 변환 시스템에 관한 것이다.

    다종 전원 인입이 용이한 회로기판 디버깅용 보조카드
    77.
    发明授权
    다종 전원 인입이 용이한 회로기판 디버깅용 보조카드 失效
    用于电路板调试的辅助卡,可轻松访问多个电源

    公开(公告)号:KR1019940002307B1

    公开(公告)日:1994-03-21

    申请号:KR1019910026068

    申请日:1991-12-30

    CPC classification number: H05K3/225

    Abstract: In the card the copper board for a power supply line contains a power separating wire which separates the upper and the lower section by etching the assistant card with a constant space from the left to the right edge. Rectangular wide through-holes are located in a line between the left edge of the card and the connector and between the right edge and the connector, respectively. Power acceptances up to the number of the copper boards can be achieved with short jump wires between the wide through-holes and the connector holes.

    Abstract translation: 在卡中,用于电源线的铜板包括通过从左到右边缘以恒定空间蚀刻辅助卡来分离上部和下部的电力分离线。 矩形宽通孔分别位于卡的左边缘和连接器之间以及右边缘和连接器之间的一条线上。 可以通过宽通孔和连接器孔之间的短跳线来实现高达铜板数量的功率接受。

    다종 전원 인입이 용이한 회로기판 디버깅용 보조카드

    公开(公告)号:KR1019930015985A

    公开(公告)日:1993-07-24

    申请号:KR1019910026068

    申请日:1991-12-30

    Abstract: 본 발명은 상기한 바와 같은 전원 인입용 충을 별도로 두고 보조카드의 에지와 커넥터 사이에 전원 인입용 사각(Rectangular) 모양의 광폭 도통홀(wide through hole)을 배치하여 극히 짧은 점프(jump;sold)로 전원 인입이 가능하고, 커넥터의 로(low)수의 1/2배 까지 전원 인입선수를 제공하는데 그 목적을 두고 있다.
    본 발명은 상기와 같은 목적을 달성하기 위하여 전원 인입용 층의 구리판을 커넥터의 2개로(low)마다 보조카드 좌측 에지(edge)에서 우측 에지까지 횡으로 잘라서 상하를 서로 분리시키고, 보조카드 좌측 에지와 커넥터사이, 보조카드 우측 에지와 커넥터 사이에 광폭 도통홀을 각각 일열로 배치한다. 광폭 도통홀과 커넥터 홀 사이 극히 짧은 점프(납땜)로 전원 인입용 층의 구리판을 통하여 시험회로기판의 에지 커넥터로 전원이 인입된다.

    중앙 집중 제어 평면을 이용한 네트워크 시각 동기 시스템
    80.
    发明公开
    중앙 집중 제어 평면을 이용한 네트워크 시각 동기 시스템 审中-实审
    使用中央控制平面的网络同步系统

    公开(公告)号:KR1020150016735A

    公开(公告)日:2015-02-13

    申请号:KR1020130092547

    申请日:2013-08-05

    CPC classification number: H04L7/04 H04J3/0658 H04W56/001

    Abstract: 종래에는 계산된 지연 시간이 실제 지연 시간과 차이가 발생하고 이는 시각 오차 값으로 반영되어 시각 동기 성능을 떨어뜨리게 되는 문제점이 있다. 본 발명에서는 네트워크로 연결된 마스터 노드의 클럭으로부터 생성된 시각 동기 메시지를 데이터 평면을 통해서 전달하는 대신, 통합된 제어 평면을 통해서 네트워크 노드 또는 슬레이브 노드로 전달함으로써, 네트워크 상의 데이터 트래픽의 비대칭성에도 향상된 시각 동기 정밀도를 제공할 수 있다.

    Abstract translation: 存在在计算出的延迟时间和实际延迟时间之间产生差异的问题,并且由于差异被反映为现有发明中的时间误差值,所以时间同步功能恶化。 本发明可以通过将由网络连接的主节点的时钟生成的时间同步消息通过集成控制平面传递给网络节点或从节点而提供网络上的数据业务的不对称性来提供时间同步精度,而不是 数据平面。 网络时间同步系统包括主节点,从节点和包括主时钟或从时钟的网络节点。

Patent Agency Ranking