Pll circuit and communication device
    71.
    发明专利
    Pll circuit and communication device 有权
    PLL电路和通信设备

    公开(公告)号:JP2014003365A

    公开(公告)日:2014-01-09

    申请号:JP2012135752

    申请日:2012-06-15

    Inventor: SAI AKIHIDE

    Abstract: PROBLEM TO BE SOLVED: To shorten the time to calibrate a power supply noise canceller built in a PLL circuit.SOLUTION: According to an embodiment, a PLL circuit 100 includes an application section 160, a correlator 170, an integrator 180 and a power supply noise canceller 190. The application section 160 applies a test signal 12 having a frequency higher than a PLL loop band to a supply voltage supplied to a controlled oscillator 130. The correlator 170 retrieves a frequency error signal as a monitor signal 13 and calculates a correlation value for the test signal 12 and the monitor signal 13 to generate a correlation signal. The integrator 180 integrates the correlation signal to generate an integration signal. The power supply noise canceller 190 adds a cancellation gain corresponding to the integration signal to the supply voltage with the test signal applied thereto to generate a control signal.

    Abstract translation: 要解决的问题:缩短校准内置在PLL电路中的电源噪声消除器的时间。解决方案:根据实施例,PLL电路100包括应用部分160,相关器170,积分器180和电源 噪声消除器190.应用部分160将具有高于PLL环带的频率的测试信号12应用于提供给受控振荡器130的电源电压。相关器170检索频率误差信号作为监视信号13,并计算相关性 测试信号12和监视信号13的值产生相关信号。 积分器180对相关信号进行积分以产生积分信号。 电源噪声消除器190将施加到其上的测试信号的积分信号对应的积分信号的消除增益相加以产生控制信号。

    고속 스타트-업을 갖는 저전류 수정 발진기
    72.
    发明授权
    고속 스타트-업을 갖는 저전류 수정 발진기 有权
    具有快速启动的低电流晶体振荡器

    公开(公告)号:KR101834860B1

    公开(公告)日:2018-03-06

    申请号:KR1020160134113

    申请日:2016-10-17

    CPC classification number: H03B5/366 H03B5/364 H03B2201/038

    Abstract: 본발명은입출력단사이에수정진동자와병렬로연결되고, PMOS와 NMOS로구성되는 CMOS 인버터; 상기 CMOS 인버터의입력단과연결되는제1 커패시터; 상기 CMOS 인버터의출력단과연결되는제2 커패시터; 상기입출력단사이에연결되는궤환저항및 상기 PMOS에전원전압을제공하는전원전압부를포함하고, 상기전원전압부와 PMOS 사이에연결되어전원전압을정전압으로변환하는정전압부및 상기전원전압부와 CMOS 인버터의출력단사이에연결되어 CMOS 인버터의 NMOS 트랜스컨덕턱스를증가시키는스타트-업저항을포함하여, 낮은소비전류로동작하면서고속의스타트-업시간으로동작하는고속스타트-업을갖는저전류수정발진기를개시한다.

    Abstract translation: 本发明涉及一种CMOS反相器,其包括在输入和输出级之间与石英晶体并联连接的PMOS晶体管和NMOS晶体管, 耦合到CMOS反相器的输入的第一电容器; 连接到CMOS反相器的输出端子的第二电容器; 以及电源电压单元,用于向所述PMOS提供电源电压,其中所述恒压单元连接在所述电源电压单元和所述PMOS之间以将所述电源电压转换为恒定电压, 包括电阻,快速启动,而在低电流消耗起动操作被耦合在逆变器输出之间增加了CMOS反相器快速启动的时间操作的NMOS跨导电teokseu - 具有最多低电流的晶体振荡器 它公开了。

    MuGFET들을 포함하는 전압-제어 오실레이터
    73.
    发明公开
    MuGFET들을 포함하는 전압-제어 오실레이터 审中-实审
    包含MuGFET的压控振荡器

    公开(公告)号:KR1020170094307A

    公开(公告)日:2017-08-17

    申请号:KR1020177018671

    申请日:2015-11-12

    Abstract: 전압-제어오실레이션(100)이설명된다. 이를위한장치에서, 인덕터(120)는탭을가지며, 포지티브-측출력노드(105) 및네거티브측 출력노드(106)를갖거나이에커플링된다. 탭은제 1 전류를수신하도록커플링된다. 조립자커패시터어레이(130)는포지티브-측출력노드(105) 및네거티브측 출력노드(106)에커플링되고선택신호들(168)을각각수신하도록커플링된다. 버랙터(140)는포지티브-측출력노드(105) 및네거티브측 출력노드(106)에커플링되고제어전압(143)을수신하도록커플링된다. 버랙터(140)는 MuGFET들(141, 142)을포함한다. 트랜스컨덕턴스셀(150)은포지티브-측출력노드(105) 및네거티브측 출력노드(106)에커플링되고, 트랜스컨덕턴스셀(150)은공통노드(107)를갖는다. 주파수스케일링된레지스터네트워크(160)는공통노드(107)에커플링되고, 제 2 전류에대한경로의저항에대한선택신호들(168)을수신하도록커플링된다.

    Abstract translation: 提供压控振荡(100)。 在用于此目的的装置中,电感器120具有抽头,并连接到或耦合到正侧输出节点105和负侧输出节点106。 抽头被耦合以接收第一电流。 粗略电容器阵列130被耦合到正侧输出节点105和负侧输出节点106,并且被耦合以分别接收选择信号168。 变容二极管140耦合到正侧输出节点105和负侧输出节点106,并被耦合以接收控制电压143。 变容二极管140包括MuGFET 141和142。 跨导单元150耦合到正侧输出节点105和负侧输出节点106,并且跨导单元150具有公共节点107。 频率缩放的寄存器网络160耦合到公共节点107并且被耦合以接收针对第二电流的路径的电阻的选择信号168。

    링 오실레이터의 쿼드러쳐 기반 주입 로크
    74.
    发明授权
    링 오실레이터의 쿼드러쳐 기반 주입 로크 有权
    基于循环的注射锁定振荡器

    公开(公告)号:KR101695945B1

    公开(公告)日:2017-01-12

    申请号:KR1020167015348

    申请日:2014-10-24

    Abstract: 링오실레이터의쿼드러쳐기반주입로크에대한기술이일반적으로설명된다. 위상신호는링 오실레이터내로부터측정될수 있고, 외부신호및 링오실레이터의고유주파수사이의주파수에서차이를나타내는 MQE(mean quadrature error)를결정하는데 사용될수 있다. 제어신호는이후 MQE로부터생성될수 있고, 외부신호및 링오실레이터고유주파수사이의차이를감소시키도록링 오실레이터고유주파수를조정하는데 사용될수 있다.

    Abstract translation: 技术通常被描述为用于环形振荡器的正交注入锁定。 在一些示例中,外部信号可以被注入到环形振荡器中。 相位信号可以从环形振荡器内测量,并用于确定表征外部信号和环形振荡器固有频率之间的频率差的均方根误差(MQE)。 然后可以从MQE生成控制信号,并用于调整环形振荡器固有频率以减小环形振荡器固有频率与外部信号之间的差异。

    3 밴드전환형 발진기
    75.
    发明授权
    3 밴드전환형 발진기 失效
    3드전환형발진기

    公开(公告)号:KR100408117B1

    公开(公告)日:2003-12-03

    申请号:KR1020010030443

    申请日:2001-05-31

    Abstract: In a three-band switching oscillator, a switching circuit is provided to switch the operating conditions of a first and second voltage-controlled oscillator and to switch an oscillation frequency band of the first voltage-controlled oscillator. The switching circuit switches a first switch in accordance with a switching voltage inputted to a first switching terminal and switches an oscillation frequency band in accordance with a switching voltage inputted to a second switching terminal. Only when a high-level switching voltage is inputted to the second switching terminal, the second switch is placed into an open condition by a high-level switching voltage inputted to the first switching terminal and placed into a closed condition by a low-level switching voltage inputted thereto, and when a low-level switching voltage is inputted to the second switching terminal, the second switch is placed into the open condition irrespective of the switching voltage inputted to the first switching terminal.

    Abstract translation: 在三频切换振荡器中,提供切换电路以切换第一和第二电压控制振荡器的操作条件并切换第一电压控制振荡器的振荡频带。 开关电路根据输入到第一开关端子的开关电压来切换第一开关,并且根据输入到第二开关端子的开关电压切换振荡频带。 仅当高电平切换电压输入到第二切换端子时,第二开关通过输入到第一切换端子的高电平切换电压置于断开状态,并通过低电平切换置于闭合状态 并且当低电平切换电压输入到第二切换端子时,不管输入到第一切换端子的切换电压如何,第二开关都被置于开路状态。

    電壓控制振盪電路
    76.
    发明专利
    電壓控制振盪電路 失效
    电压控制振荡电路

    公开(公告)号:TW468270B

    公开(公告)日:2001-12-11

    申请号:TW089112398

    申请日:2000-06-23

    CPC classification number: H03B5/24 H03B2201/038 H03K3/0231 H03L1/00 H03L5/00

    Abstract: 本發明之目的在提供一電壓控制振盪電路,其即使電壓控制振盪部之振盪頻率變高,亦可自低頻區域至高頻區域輸出安定,精密度佳之振盪頻率的時鐘信號。
    本發明之電壓控制振盪電路之構造具備:電平變換電路、振幅控制電路、差動型延遲單元成環狀連接之電壓控制振盪部、及輸出電平變換電路。上述電平變換電路具有限制控制電路之最大值Imax及最小值Imin之限幅器ll、I4,依該等限幅器,電壓控制振盪部之振盪動作在正常動作區域才可以使用,因此可提升電壓控制振盪電路所輸出之時鐘信號的負荷(duty)或頻率之安定性。

    Abstract in simplified Chinese: 本发明之目的在提供一电压控制振荡电路,其即使电压控制振荡部之振荡频率变高,亦可自低频区域至高频区域输出安定,精密度佳之振荡频率的时钟信号。 本发明之电压控制振荡电路之构造具备:电平变换电路、振幅控制电路、差动型延迟单元成环状连接之电压控制振荡部、及输出电平变换电路。上述电平变换电路具有限制控制电路之最大值Imax及最小值Imin之限幅器ll、I4,依该等限幅器,电压控制振荡部之振荡动作在正常动作区域才可以使用,因此可提升电压控制振荡电路所输出之时钟信号的负荷(duty)或频率之安定性。

Patent Agency Ranking