公开(公告)号：KR1020170137642A

公开(公告)日：2017-12-13

申请号：KR1020170068247

申请日：2017-06-01

Applicant: 서울대학교산학협력단

Inventor： 이종호 ,  홍윤기

IPC: G01N27/414 ,  H01L29/66

CPC classification number: G01N27/4141 ,  G01N27/002 ,  G01N27/16 ,  G01N33/0031 ,  H01L29/42328 ,  H01L29/788

Abstract: 본발명은 FET형센서어레이에관한것이다. 상기 FET형센서어레이는다수개의 FET형센서들이하나의기준점으로부터임의의거리에배치된것을특징으로하고, 상기각 FET형센서의동일영역이기준점과대향하도록배치되는것을특징으로하며, 상기 FET형센서는제어전극, 플로팅전극, 상기제어전극과플로팅전극의사이에위치한감지물질층, 상기플로팅전극의하부의양측에형성된소스/드레인영역을구비한다. 본발명에따른 FET형센서어레이는, 이를구성하는 FET형센서의소형화, 그리고센서에내장된마이크로히터및 감지물질층주변공기층의새로운디자인을통해서마이크로히터의전력소모를줄일수 있다. 또한, 센서들을효율적으로배치하여센서어레이가차지하는면적을줄일수 있고, 인접한마이크로히터에의해서도감지물질을가열할수 있게되어전체전력소모또한줄일수 있다.

Abstract translation: 本发明涉及一种FET型传感器阵列。 该FET型传感器阵列的特征在于，多个FET型传感器被布置在距一个参考点一定距离处，并且每个FET型传感器的相同面积被布置为面对参考点。 传感器包括控制电极，浮动电极，位于控制电极和浮动电极之间的感测材料层以及形成在浮动电极的下部两侧的源极/漏极区。 根据本发明的FET型传感器阵列可以通过构成传感器阵列的FET型传感器的小型化和微型加热器的新设计以及传感器中包含的感测材料层周围的空气层来减小微型加热器的功耗。 另外，传感器可以被有效地布置以减小传感器阵列占据的面积，并且感测材料可以被相邻的微型加热器加热，从而降低总功耗。

公开(公告)号：KR101695737B1

公开(公告)日：2017-01-13

申请号：KR1020150157701

申请日：2015-11-10

Applicant: 서울대학교산학협력단

Inventor： 이종호 ,  김철흥 ,  우성윤

IPC: G06N3/063 ,  G11C11/54 ,  G06N3/06 ,  H01L27/115 ,  H01L29/792

CPC classification number: G11C11/54 ,  H01L27/11521 ,  H01L27/11568 ,  H01L29/0847 ,  H01L29/41733 ,  H01L29/41758 ,  H01L29/4234 ,  H01L29/78696 ,  H01L29/792

Abstract: 본발명은재구성가능한시냅스모방소자에관한것이다. 상기시냅스모방소자는, 기판위에전기적으로격리되어형성된제1 및제2 하부전극(BG1, BG2), 제1 하부전극의표면에적어도형성된제1 하부절연막스택, 제2 하부전극의표면에적어도형성된제2 하부절연막스택, 제1 및제2 하부전극의좌우에형성된제1, 제2 및제3 도핑영역, 상기제1 및제2 하부절연막스택위에형성된제1 및제2 반도체영역, 상기제1 및제2 반도체영역과제1, 제2, 제3 도핑영역위에형성된상부절연막스택, 상부절연막스택위에형성된상부전극(Top Gate)을구비한다. 본발명에따른시냅스모방소자는제1 및제2 하부전극과이들전극의표면에형성된전하저장층을포함하는하부절연막스택을이용하여특정시냅스모방소자를임의로억제또는흥분기능을갖도록재구성할 수있다.

Abstract translation: 提供了一种神经元装置，其包括形成在待分离的基板上的第一和第二下部电极，至少形成在第一和第二下部电极的相应表面上的第一和第二下部绝缘膜叠层，形成的第一，第二和第三掺杂区域 在第一和第二下部电极的左侧和右侧，形成在第一和第二下部绝缘膜堆叠上的第一和第二半导体区域，形成在第一和第二半导体区域上的上部绝缘膜堆叠，以及形成在第一和第二， 掺杂区域和形成在上绝缘膜堆叠上的上电极。 因此，通过使用包括形成在电极表面上的电荷存储层的第一和第二下部电极和下部绝缘膜堆叠，可以将指定的神经元装置重新配置为具有任意的抑制或兴奋性功能。

公开(公告)号：KR1020160108837A

公开(公告)日：2016-09-21

申请号：KR1020150032112

申请日：2015-03-07

Applicant: 에스케이하이닉스 주식회사 ,  서울대학교산학협력단

Inventor： 이종호 ,  강호중 ,  최낙용 ,  한병일 ,  박경진 ,  정성용

IPC: G11C16/04 ,  G11C16/14 ,  G11C16/16 ,  G11C16/34

CPC classification number: G11C16/16 ,  G11C16/0466 ,  G11C16/0483 ,  G11C16/3472 ,  H01L27/1157 ,  H01L27/11582 ,  H01L29/792 ,  G11C16/3404

Abstract: 본발명은비휘발성메모리소자및 이의구동방법에관한것이다. 본발명의일 실시예에따른비휘발성메모리소자는, 복수의메모리셀들로서, 각메모리셀이채널층, 제 1 절연막을사이에두고상기채널층상에배치되는전하트랩저장막, 및제 2 절연막을사이에두고상기전하트랩저장막상에배치되는제어전극을포함하며, 상기전하트랩저장막은상기복수의메모리셀들로확장되고상기제어전극하부에각각배치되는프로그램영역및 상기제어전극과상기제어전극에인접하는다른제어전극사이에서상기프로그램영역에이웃하는전하확산방지영역을포함하는복수의메모리셀들; 및상기프로그램영역에저장된프로그램전하와동일한극성의전하로상기전하확산방지영역을하전시켜상기전하확산방지영역에전위장벽을형성하는제어회로를포함한다.

Abstract translation: 本发明涉及通过确保优异的数据保存特性而提高可靠性的非易失性存储器件及其驱动方法。 根据本发明的实施例的非易失性存储器件包括多个存储单元和控制电路。 每个存储单元包括：通道层; 电荷陷阱存储层，其设置在所述沟道层上，其间具有第一绝缘层; 以及控制电极，设置在所述电荷捕获器存储层上，其间具有第二绝缘层，其中所述电荷陷阱存储层延伸到所述存储单元，并且包括：设置在所述控制电极下方的程序区域; 以及与控制电极和与控制电极相邻的另一个控制电极之间的程序区域相邻的电荷扩散阻挡区域。 控制电路通过以与存储在程序区域中的程序电荷具有相同极性的电荷来对电荷扩散阻挡区域充电来在电荷扩散阻挡区域中形成势垒。

公开(公告)号：KR1020160056816A

公开(公告)日：2016-05-20

申请号：KR1020150157701

申请日：2015-11-10

Applicant: 서울대학교산학협력단

Inventor： 이종호 ,  김철흥 ,  우성윤

IPC: G06N3/063 ,  G11C11/54 ,  G06N3/06 ,  H01L27/115 ,  H01L29/792

CPC classification number: G11C11/54 ,  H01L27/11521 ,  H01L27/11568 ,  H01L29/0847 ,  H01L29/41733 ,  H01L29/41758 ,  H01L29/4234 ,  H01L29/78696 ,  H01L29/792

Abstract: 본발명은재구성가능한시냅스모방소자에관한것이다. 상기시냅스모방소자는, 기판위에전기적으로격리되어형성된제1 및제2 하부전극(BG1, BG2), 제1 하부전극의표면에적어도형성된제1 하부절연막스택, 제2 하부전극의표면에적어도형성된제2 하부절연막스택, 제1 및제2 하부전극의좌우에형성된제1, 제2 및제3 도핑영역, 상기제1 및제2 하부절연막스택위에형성된제1 및제2 반도체영역, 상기제1 및제2 반도체영역과제1, 제2, 제3 도핑영역위에형성된상부절연막스택, 상부절연막스택위에형성된상부전극(Top Gate)을구비한다. 본발명에따른시냅스모방소자는제1 및제2 하부전극과이들전극의표면에형성된전하저장층을포함하는하부절연막스택을이용하여특정시냅스모방소자를임의로억제또는흥분기능을갖도록재구성할 수있다.

Abstract translation: 本发明涉及可重构突触神经元装置。 突触神经元装置包括：形成在基板上以彼此电隔离的第一和第二下部电极（BG1，BG2）; 形成在所述第一下电极的至少一个表面上的第一下绝缘膜堆叠; 形成在所述第二下电极的至少一个表面上的第二下绝缘膜堆叠; 形成在第一和第二下部电极的左侧和右侧的第一，第二和第三掺杂区域; 形成在第一和第二下部绝缘膜叠层上的第一和第二半导体区域; 形成在第一和第二半导体区域以及第一，第二和第三掺杂区域上的上绝缘膜堆叠; 以及形成在上绝缘膜叠层上的上电极（顶栅）。 突触神经元装置允许通过使用第一和第二下部电极以及包括在第一和第二下部电极的表面上形成的电荷存储层的下部绝缘膜堆叠来随机地重新配置特定的突触神经元装置以执行抑制或兴奋性功能 电极。

公开(公告)号：KR101556681B1

公开(公告)日：2015-10-02

申请号：KR1020140082543

申请日：2014-07-02

Applicant: 서울대학교산학협력단

Inventor： 이종호 ,  조성민

IPC: G11C16/26 ,  G11C16/06

CPC classification number: G11C16/26 ,  G11C8/08 ,  G11C11/5642 ,  G11C16/0483 ,  G11C16/08 ,  G11C16/34 ,  G11C16/3427 ,  G11C16/3436 ,  G11C16/06

Abstract: 본발명은셀 스트링에서의읽기방법에관한것이다. 상기읽기방법은선택된워드라인셀(WL[k])을읽기위하여초기충전단계및 읽기단계를구비한다.상기초기충전단계는, 선택된워드라인셀(WL[k]) 및선택된워드라인셀(WL[k])의상위워드라인셀들(Upper WLs), 선택된워드라인셀(WL[k])의인접한하위워드라인셀(WL[k-1])에양의패스전압(V)을인가하고, WL[k-1]을제외한하위워드라인셀들(Lower WLs)에음의패스전압(V)을인가하여, 비트라인및 CSL로부터각각전자와정공을채널에공급한다. 상기읽기단계는선택된워드라인 (WL[k])에읽기전압(V)보다크기가작은전압을인가하는단계, CSL에전압을인가하고, 선택되지않은비트라인에상기 CSL에인가된전압을인가하는단계, 상기선택된워드라인 (WL[k])에읽기전압(V)을인가하는단계, 선택된비트라인들의전압또는전류를센싱하여선택된워드라인(WL[k]) 셀에저장된정보를읽는단계를구비한다. 본발명은 positive feedback을통해아주가파른(steep) 스위칭특성을갖는읽기방법을제공하게된다.

Abstract translation: 本发明涉及一种电池串中的读取方法。 读取方法包括初始充电步骤和读取所选字线单元（WL [k]）的读取步骤。 在初始充电步骤中，将正通电压（V_p_a_s_s_1）施加到所选字线单元（WL [k]），所选字线单元（WL [k]）的上层字线单元（上WL） ，以及靠近所选字线单元（WL [k]）的下层字线单元（WL [k-1]），并且通过应用从位线和CSL向通道提供各个电子和空穴 除了WL [k-1]以外的下层字线单元的负通过电压（V_p_a_s_s_2）。 读取步骤包括以下子步骤：将电位与读取电压（V_v_e_r_i_f_y）的电平相比施加到所选择的字线单元（WL [k]）; 向CSL施加电压，然后将施加到CSL的电压施加到未被选择的位线; 对所选择的字线单元（WL [k]）施加读取电压（V_v_e_r_i_f_y）; 以及通过感测所选位线的电压或电流来读取存储在所选字线单元（WL [k]）中的信息。 本发明提供了通过正反馈具有非常陡峭的开关特性的读取方法。

公开(公告)号：KR101495627B1

公开(公告)日：2015-02-25

申请号：KR1020130020763

申请日：2013-02-26

Applicant: 서울대학교산학협력단

Inventor： 이종호 ,  김창희

IPC: G01N27/403 ,  G01N27/407 ,  G01N27/416

CPC classification number: G01N27/4141

Abstract: 본 발명은 3차원 핀펫형 가스 감지소자에 관한 것으로, 수평 방향으로 형성된 플로팅 전극 구조를 가짐으로써, 종래 수직방향으로 적층된 플로팅 전극, 감지물질층, 제어 전극을 갖는 가스 감지소자에 비해 잡음감소, 공정단순화, 오염방지, 감지속도개선, 다양한 감지물질 적용 가능, 기계적 안정성 등의 장점을 갖고, 다양한 감지 기작으로 동작하는 복수 개의 가스 감지소자를 하나의 기판에 쉽게 구현할 수 있는 효과가 있다.

公开(公告)号：KR1020140026962A

公开(公告)日：2014-03-06

申请号：KR1020120093156

申请日：2012-08-24

Applicant: 서울대학교산학협력단

Inventor： 이종호 ,  최병인

IPC: B81B3/00 ,  B81C1/00

Abstract: The present invention relates to a manufacturing method for a cantilever element with a cantilever structure which includes a length unit which is extended from a second electrode formed on the top of a first insulator film to the upper part of a first electrode, and a contact point unit formed at the end of the length unit. The manufacturing method comprises: a first step which forms a first electrode at one side of the top of a first insulator film; a second step which forms a second insulator film and a second electrode consecutively on the first electrode and the first insulator film; a third step which etches between a contact point unit part on the second insulator film form on the first electrode and the first electrode; a fourth step which coats graphene on the top of the second electrode, the top of the length unit, and the contact point unit; and a fifth step which etches the second insulator film formed in the lower part of the length unit. The cantilever element using graphene and a manufacturing method thereof can reduce a separation distance of a contact point part by replacing a metal electrode playing a role of an MEMS probe with a graphene material with excellent electrical conductivity and mechanical elasticity, can effectively reduce operating voltage applied to the relevant separation distance, can facilitate both the application of structures with various shapes and the forming process compared with a probe structure using a simple graphene material, can increase sensitivity for the applied voltage and be applied to various MEMS elements such as FPGA and Gyroscope, and can provide an effect of improving electrical characteristics using graphene with excellent electrical conductivity and low Young′s Modulus characteristics as a thinner film than general metal.

Abstract translation: 本发明涉及一种具有悬臂结构的悬臂元件的制造方法，该悬臂结构包括从形成在第一绝缘膜的顶部上的第二电极延伸到第一电极的上部的长度单元，以及接触点 单元形成在长度单位的末端。 该制造方法包括：第一步骤，在第一绝缘膜的顶部的一侧形成第一电极; 第二步骤，在第一电极和第一绝缘膜上连续形成第二绝缘膜和第二电极; 第三步，在第一电极上形成的第二绝缘膜上的接触点单元部分与第一电极之间进行蚀刻; 在第二电极的顶部，长度单元的顶部和接触点单元上涂覆石墨烯的第四步骤; 以及蚀刻形成在长度单元的下部的第二绝缘膜的第五步骤。 使用石墨烯的悬臂元件及其制造方法可以通过用具有优异的导电性和机械弹性的石墨烯材料代替发挥MEMS探针的作用的金属电极来减小接触点部分的分离距离，可有效降低施加的工作电压 相对于相关的分离距离，可以方便地应用具有各种形状的结构和成形工艺与使用简单的石墨烯材料的探针结构相比，可以提高施加电压的灵敏度，并且可以应用于各种MEMS元件，例如FPGA和陀螺仪 并且可以提供使用具有优异的导电性和低杨氏模量特性的石墨烯作为比一般金属作为更薄的膜来改善电特性的效果。

公开(公告)号：KR1020130138052A

公开(公告)日：2013-12-18

申请号：KR1020120061848

申请日：2012-06-09

Applicant: 서울대학교산학협력단

Inventor： 이종호

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/11563 ,  G11C16/0408 ,  H01L27/1021 ,  H01L27/1157 ,  H01L29/785 ,  H01L29/792 ,  H01L29/8613 ,  H01L29/8615 ,  H01L29/8616 ,  H01L27/2409

Abstract: The present invention is to provide a cell string of a nonvolatile memory applied to a nerve imitation technology and a memory array using the same. The present invention increases a degree of integration by separating a fence-type semiconductor into two fins and forming a memory cell string with a memory cell of a gate diode structure in each fin, and basically prevents the interference between adjacent cells. By forming the memory cell string on a first semiconductor layer surrounded by a gate electrode and a depletion region of a PN junction, a GSL and a CSL required for an existing NAND flash memory array are removed by an memory operation due to a GIDL, and the degree of integration is greatly increased.

Abstract translation: 本发明提供一种应用于神经模仿技术的非易失性存储器的单元串和使用其的存储器阵列。 本发明通过将栅栏式半导体分成两个鳍片并且在每个鳍片中形成具有栅极二极管结构的存储单元的存储单元串，从而增加了集成度，并且基本上防止了相邻单元之间的干扰。 通过在由栅极电极和PN结的耗尽区域围绕的第一半导体层上形成存储单元串，由于GIDL而通过存储器操作去除现有NAND闪存阵列所需的GSL和CSL，以及 整合度大大提高。

公开(公告)号：KR1020130039182A

公开(公告)日：2013-04-19

申请号：KR1020110103682

申请日：2011-10-11

Applicant: 서울대학교산학협력단 ,  주식회사 덴티움

Inventor： 이종호 ,  장정원 ,  정성민 ,  이진용 ,  이정우

IPC: A61C8/00 ,  A61C13/263 ,  A61L27/54

Abstract: PURPOSE: A multi-functional hollow type implant is provided to improve safety by supplying an accurate amount of dose and load different kinds of peptide or protein as well as a neurotization promotion drug to a supply body. CONSTITUTION: A multi-functional hollow type implant includes a fixture(1) in which a screw thread is formed in the outer periphery, a path(10) is formed inside, an opening part is formed in the upper end of the path, and an inlet is formed in the lower end of the path; a supply body(2) inserted into the inner path of the fixture, combined with the inlet of the lower end in order to be connected, and containing a neurotization promotion drug inside; and a combining body(3) hermetically combined with the upper end opening part of the inner path of the fixture in order to prevent the separation of the supply body.

Abstract translation: 目的：提供多功能中空型植入物，以通过向供应体提供精确量的剂量和加载不同种类的肽或蛋白质以及神经促进药物来提高安全性。 构成：多功能中空型植入物包括在外周形成有螺纹的固定件（1），内部形成有路径（10），在路径的上端形成有开口部， 在路径的下端形成入口; 插入到固定装置的内部路径中的供给体（2）与下端的入口组合以便连接，并且在其内容纳神经递质药物; 以及与固定装置的内部路径的上端开口部气密组合的组合体（3），以防止供给体的分离。

公开(公告)号：KR101160185B1

公开(公告)日：2012-06-26

申请号：KR1020100038691

申请日：2010-04-26

Applicant: 서울대학교산학협력단

Inventor： 이종호

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L27/11582 ,  H01L27/11556

Abstract: 본 발명은 수직형 반도체 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조방법에 관한 것으로서, 보다 상세하게는 MOS 기반 플래시 메모리 소자의 축소화 특성과 성능을 개선하고 메모리 용량을 늘리기 위하여 차폐전극을 사이에 두고 반도체 기판 상에 수직 방향을 따라 3차원으로 반도체 메모리 셀 스트링을 구현한 차폐전극을 갖는 3차원 수직형 메모리 셀 스트링과 이를 이용한 메모리 어레이 및 그 제조 방법에 관한 것이다.

Abstract translation: 目的：提供具有屏蔽电极的三维垂直存储单元串，使用其的存储器阵列及其制造方法，以通过减小相邻单元堆叠之间的沟槽的宽度来改善积分。 构成：通过用绝缘层填充选择性蚀刻的牺牲半导体层来形成电极堆叠。 在每个沟槽上形成包括电荷存储层（3）的栅极绝缘层堆叠。 半导体本体（5）形成在栅极绝缘层叠层上。 在每个沟槽上形成分隔绝缘层（6）并围绕半导体本体。 通过在半导体衬底上沉积导电材料并蚀刻半导体衬底，在每个沟槽的隔离层上形成屏蔽电极（27）。