公开(公告)号：KR1020080061499A

公开(公告)日：2008-07-03

申请号：KR1020060136303

申请日：2006-12-28

Applicant: 전자부품연구원

Inventor： 조상욱 ,  김진규 ,  박성주 ,  이현빈 ,  박창원 ,  전기만

IPC: G06F13/14 ,  G06F13/42 ,  G06F13/00

CPC classification number: G06F13/4221

Abstract: A 4X PCI(Peripheral Component Interconnect)-Express frame conversion module and a 4X PCI-Express frame conversion device using the same are provided to perform arrangement/rearrangement for 4X frame conversion, and frame format formation/deconstruction as well as delimiter and pad processing in 4X PCI-Express for fast data processing, thereby facilitating reconfiguration and extension. A framing input data receiver(210) receives a 32-bit data input signal. A shifter(230) outputs a 24-bit shift signal and an 8-bit shift-out signal, which is the LBS(Location-Based Service) of the 32-bit data input signal, by shifting the 32-bit data input signal. A basic framing signal generator(250) generates a 32-bit basic framing signal by receiving/assigning the 8-bit shift-out signal as the MSB(Most Significant Bit) and adding the 24-bit shift signal of the shifter. A framing controller(270) generates a framing control signal controlling insertion of a delimiter or a pad character into the basic framing signal. A framing data output unit(290) outputs a 32-bit PCI-Express format signal by operating the basic framing signal based on the framing control signal. The framing controller connects and inputs the 8-bit shift-out signal as an 8-bit shift-in signal.

Abstract translation: 提供4X PCI（外围部件互联） - Express框架转换模块和使用该4X PCI-Express帧转换装置的4X PCI-Express帧转换装置，以执行4X帧转换的布置/重排，以及帧格式形成/解构以及分隔符和焊盘处理 在4X PCI-Express中进行快速数据处理，从而便于重新配置和扩展。 成帧输入数据接收器（210）接收32位数据输入信号。 移位器（230）通过移位32位数据输入信号来输出作为32位数据输入信号的LBS（基于位置的服务）的24位移位信号和8位移出信号 。 基本成帧信号发生器（250）通过接收/分配8位移出信号作为MSB（最高有效位）并相加移位器的24位移位信号，生成32位基本成帧信号。 成帧控制器（270）产生控制定界符或焊盘字符插入到基本成帧信号中的成帧控制信号。 成帧数据输出单元（290）通过基于成帧控制信号操作基本成帧信号来输出32位PCI-Express格式信号。 成帧控制器将8位移出信号作为8位移入信号进行连接和输入。

公开(公告)号：KR100525726B1

公开(公告)日：2005-11-02

申请号：KR1020030032485

申请日：2003-05-22

Applicant: 전자부품연구원

Inventor： 김태식 ,  박성주 ,  박창원 ,  이형수 ,  전기만

IPC: H03M7/36

CPC classification number: H04L25/4908 ,  H03M7/14

Abstract: 본 발명은 데이터 통신을 위해 논리단 축소에 의한 고속 8비트/10비트 인코더/디코더에 관한 것이다.
본 발명의 논리단 축소에 의한 고속 8비트/10비트 인코더는 2단 논리 합성 기법을 이용하여 5비트의 입력 데이터로 0과 1의 개수가 균형을 이루는 6비트의 출력 데이터를 계산하는 5비트/6비트 인코딩 기능 블록부, 2단 논리 합성 기법을 이용하여 3비트의 입력 데이터로 0과 1의 개수가 균형을 이루는 4비트의 출력 데이터를 계산하는 3비트/4비트 인코딩 기능 블록부, 디스패러티를 생성 출력하는 디스패러티 계산 블록부로 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 논리단 축소에 의한 고속 8비트/10비트 인코더/디코더는 데이터 통신에서 데이터의 전송에 사용되는 8비트/10비트 인코더/디코더를 크기보다는 속도에 중점을 두고 논리 게이트의 구조를 2단 논리 합성 기법을 사용하여, 논리 게이트 수준에서 최소한의 단계만으로 데이터 처리가 이루어지도록 하여 보다 안정적이면서 빠른 동작을 보장할 수 있도록 한 효과가 있다.