-
公开(公告)号：KR1019950009071B1
公开(公告)日：1995-08-14
申请号：KR1019920025338
申请日：1992-12-24
Applicant: 한국전자통신연구원
IPC: G11C7/00
Abstract: The device reads/writes data in the memory through HiPi bus and improves the bus efficiency of usage time. The device includes a microprocessor(9), a HiPi bus(20), a data transfer controller(11) which generates control signals, an address arbiter(12) which executes address arbitration by control signal, an address buffer(13) which drives the address bus at the specified time of bus cycle, a data buffer(14) which drives the data bus at the specifeid time of write timing, an address response latch(15) which decides the address, a data response latch(16) which decides the data, a comparator(17) which compares the transfer number with the data receiving number, a data latch(18) and a parity checker(19).
Abstract translation: 该器件通过HiPi总线读取/写入存储器中的数据，并提高总线使用时间的效率。 该设备包括微处理器（9），HiPi总线（20），产生控制信号的数据传输控制器（11），通过控制信号执行地址仲裁的地址仲裁器（12），驱动 在总线周期的指定时间的地址总线，在写定时的特定时间驱动数据总线的数据缓冲器（14），决定地址的地址响应锁存器（15），数据响应锁存器（16） 决定数据，比较器（17），比较传输号码与数据接收号码，数据锁存器（18）和奇偶校验器（19）。
-
公开(公告)号：KR1019940016221A
公开(公告)日：1994-07-22
申请号：KR1019920025338
申请日：1992-12-24
Applicant: 한국전자통신연구원
IPC: G11C7/00
Abstract: 본 발명은 공유메모리 다중프로세서의 데이타 전송 버스로 사용되는 하이 파이 버스 (HiPi Bus)를 통하여 메모리에 데이타의 읽기 또는 쓰기액세스를 수행하도록 하는 데이타 전송 제어장치에 관한 것이고, 복수의 마이크로 프로세서와 복수의 메모리가 하이 파이 버스에 연결된 공유버스 다중프로세서의 시스템에 있어서, 마이크로 프로세서와 하이 파이 버스사이에 위치하여 마이크로 프로세서의 메모리 요구를 접수하여 읽기/쓰기버스 사이클을 발생하기 위하여 각종 제어신호를 발생하는 데이타 전송 제어기와, 이 제어기에서 신호를 받아 어드레스 버스의 중재를 수행하는 어드레스 중재기와, 어드레스와 제어정보를 저장하고 어드레스 사용허가를 받으면 버스사이클의 T2에서 어드레스 버스로 구동하는 어드레스 버퍼와, 데이타를 저장하고 쓰기버 사이클의 T3에서 데이타 버스를 구동하는 데이타 버퍼와, T3에서 어드레스 응답을 수신하여 T1에서 보낸 어드레스가 메모리에 잘 도착하였는지 판단하는 어드레스 응답 래치와, 쓰기사이클의 T4에서 데이타 응답을 수신하여 T2에서 보낸 데이타가 메모리에 잘 도착하였는지 판단하는 데이타 응답래치와, 읽기사이클에서 메모리에서 보낸 데이타가 자신이 받아야할 것인지를 알아내기 위하여 데이타의 수신번호와 읽기사이클을 수행한 전송기의 번호를 비교하는 비교기와, 그리고 읽기사이클에서 데이타를 버스로 부터 받는 데이타 래치 및, 에러를 체크하는 패리디 검사기를 연결구성한 것을 특징으로 하는 하이 파이 버스의 데이타 전송 제어장치이다.
-
Search Results
82
records
(took 0.016 seconds)
