公开(公告)号：KR100128590B1

公开(公告)日：1997-11-03

申请号：KR1019940030896

申请日：1994-11-23

Applicant: 한국전자통신연구원

Inventor： 현진일 ,  차진종 ,  강인

IPC: H04L23/02

公开(公告)号：KR1019970011794B1

公开(公告)日：1997-07-16

申请号：KR1019940030896

申请日：1994-11-23

Applicant: 한국전자통신연구원

Inventor： 현진일 ,  차진종 ,  강인

IPC: H04L23/02

CPC classification number: G06F17/14

Abstract: A hardamard transformer in order to increase the integration using the memory cell. The said transformer consists of a counter(1), three adding/subtraction block(2,3,4), a memory device(6) where stores the output of subtraction device(d), a memory device address generating means(7), and comparator(5).

Abstract translation: 为了增加使用存储单元的集成度，硬卡变压器。 所述变压器包括计数器（1），三个加/减块（2,3,4），存储装置（6），存储减法装置（d）的输出，存储装置地址产生装置（7） ，和比较器（5）。

公开(公告)号：KR1019970024633A

公开(公告)日：1997-05-30

申请号：KR1019950034132

申请日：1995-10-05

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 강인 ,  현진일 ,  차진종

IPC: H03M13/00

Abstract: 구속장인 K인 비터기 복호기의 설계시에, 그 부품으로 상태 메트릭연산 블럭이 사용된다.
구속장이 K일때, 2
K-1 개의 상태 메트릭이 존재하는데, 상태 메트릭연산은 기존의 2
K-1 개 상태 메트릭으로부터 새로운 2
K-1 개 상태 메트릭을 생성시키는 것이다.
일반적으로 상태 메트릭 연산 블럭의 구현 방법은 기존의 상태 메트릭을 저장하는 메모리와 새로운 상태 메트릭을 저장하는 메모리등 2개의 메모리를 사용하는 구조를 이용하는 것이다.
설계면적의 효과적인 사용을 위하여 한개의 메모리만을 이용한 상태 메트릭 연산 블럭의 구조 및 메모리 번지 운용방법이 고안되고 있으며, 본 발병은 구현방법의 일환으로 메모리 번지 발생기, 지연 소자를 사용한 쓰기 메모리 번지 생성기, 파이프 라인 방식의 ACS(add-compare-select) 출력 처리기 등을 구현하였다.
본 발명의 장점은 지연 소자를 사용한 쓰기 메모리 번지 생성기 및 파이프 라인 방실의 ACS 출력 처리기로 상태 메트릭 연산블럭을 구현함으로써, 구조가 간단하며, 설계면적대비 수행속도의 손실이 없다는 점이다.